source: icGREP/icgrep-devel/icgrep/IR_Gen/idisa_avx_builder.cpp @ 6011

Last change on this file since 6011 was 6011, checked in by cameron, 13 months ago

simd_pext and simd_pdep for AVX2

File size: 26.0 KB
Line 
1/*
2 *  Copyright (c) 2018 International Characters.
3 *  This software is licensed to the public under the Open Software License 3.0.
4 *  icgrep is a trademark of International Characters.
5 */
6
7#include "idisa_avx_builder.h"
8#include <toolchain/toolchain.h>
9#include <llvm/Support/raw_ostream.h>
10
11using namespace llvm;
12
13namespace IDISA {
14
15std::string IDISA_AVX_Builder::getBuilderUniqueName() {
16    return mBitBlockWidth != 256 ? "AVX_" + std::to_string(mBitBlockWidth) : "AVX";
17}
18
19Value * IDISA_AVX_Builder::hsimd_signmask(unsigned fw, Value * a) {
20    // AVX2 special cases
21    if (mBitBlockWidth == 256) {
22        if (fw == 64) {
23            Value * signmask_f64func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx_movmsk_pd_256);
24            Type * bitBlock_f64type = VectorType::get(getDoubleTy(), mBitBlockWidth/64);
25            Value * a_as_pd = CreateBitCast(a, bitBlock_f64type);
26            return CreateCall(signmask_f64func, a_as_pd);
27        } else if (fw == 32) {
28            Value * signmask_f32func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx_movmsk_ps_256);
29            Type * bitBlock_f32type = VectorType::get(getFloatTy(), mBitBlockWidth/32);
30            Value * a_as_ps = CreateBitCast(a, bitBlock_f32type);
31            return CreateCall(signmask_f32func, a_as_ps);
32        }
33    } else if (mBitBlockWidth == 512) {
34        if (fw == 64) {
35            Type * bitBlock_f32type = VectorType::get(getFloatTy(), mBitBlockWidth / 32);
36            Value * a_as_ps = CreateBitCast(a, bitBlock_f32type);
37            Constant * indicies[8];
38            for (unsigned i = 0; i < 8; i++) {
39                indicies[i] = getInt32(2 * i + 1);
40            }
41            Value * packh = CreateShuffleVector(a_as_ps, UndefValue::get(bitBlock_f32type), ConstantVector::get({indicies, 8}));
42            Type * halfBlock_f32type = VectorType::get(getFloatTy(), mBitBlockWidth/64);
43            Value * pack_as_ps = CreateBitCast(packh, halfBlock_f32type);
44            Value * signmask_f32func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx_movmsk_ps_256);
45            return CreateCall(signmask_f32func, pack_as_ps);
46        }
47    }
48    // Otherwise use default SSE logic.
49    return IDISA_SSE_Builder::hsimd_signmask(fw, a);
50}
51
52std::string IDISA_AVX2_Builder::getBuilderUniqueName() {
53    return mBitBlockWidth != 256 ? "AVX2_" + std::to_string(mBitBlockWidth) : "AVX2";
54}
55
56Value * IDISA_AVX2_Builder::hsimd_packh(unsigned fw, Value * a, Value * b) {
57    if ((fw > 8) && (fw <= 64)) {
58        Value * aVec = fwCast(fw / 2, a);
59        Value * bVec = fwCast(fw / 2, b);
60        const auto field_count = 2 * mBitBlockWidth / fw;
61        Constant * Idxs[field_count];
62        const auto H = (field_count / 2);
63        const auto Q = (field_count / 4);
64        for (unsigned i = 0; i < Q; i++) {
65            Idxs[i] = getInt32(2 * i);
66            Idxs[i + Q] = getInt32((2 * i) + 1);
67            Idxs[i + H] = getInt32((2 * i) + H);
68            Idxs[i + H + Q] = getInt32((2 * i) + 1 + H);
69        }
70        Value * shufa = CreateShuffleVector(aVec, aVec, ConstantVector::get({Idxs, field_count}));
71        Value * shufb = CreateShuffleVector(bVec, bVec, ConstantVector::get({Idxs, field_count}));
72        return hsimd_packh(mBitBlockWidth / 2, shufa, shufb);
73    }
74    // Otherwise use default SSE logic.
75    return IDISA_SSE_Builder::hsimd_packh(fw, a, b);
76}
77
78Value * IDISA_AVX2_Builder::hsimd_packl(unsigned fw, Value * a, Value * b) {
79    if ((fw > 8) && (fw <= 64)) {
80        Value * aVec = fwCast(fw / 2, a);
81        Value * bVec = fwCast(fw / 2, b);
82        const auto field_count = 2 * mBitBlockWidth / fw;
83        Constant * Idxs[field_count];
84        const auto H = (field_count / 2);
85        const auto Q = (field_count / 4);
86        for (unsigned i = 0; i < Q; i++) {
87            Idxs[i] = getInt32(2 * i);
88            Idxs[i + Q] = getInt32((2 * i) + 1);
89            Idxs[i + H] = getInt32((2 * i) + H);
90            Idxs[i + H + Q] = getInt32((2 * i) + H + 1);
91        }
92        Value * shufa = CreateShuffleVector(aVec, aVec, ConstantVector::get({Idxs, field_count}));
93        Value * shufb = CreateShuffleVector(bVec, bVec, ConstantVector::get({Idxs, field_count}));
94        return hsimd_packl(mBitBlockWidth / 2, shufa, shufb);
95    }
96    // Otherwise use default SSE logic.
97    return IDISA_SSE_Builder::hsimd_packl(fw, a, b);
98}
99
100Value * IDISA_AVX2_Builder::esimd_mergeh(unsigned fw, Value * a, Value * b) {
101#if LLVM_VERSION_INTEGER < LLVM_VERSION_CODE(6, 0, 0)
102    if ((fw == 128) && (mBitBlockWidth == 256)) {
103        Value * vperm2i128func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx2_vperm2i128);
104        return CreateCall(vperm2i128func, {fwCast(64, a), fwCast(64, b), getInt8(0x31)});
105    }
106#endif
107    // Otherwise use default SSE logic.
108    return IDISA_SSE_Builder::esimd_mergeh(fw, a, b);
109}
110
111Value * IDISA_AVX2_Builder::esimd_mergel(unsigned fw, Value * a, Value * b) {
112#if LLVM_VERSION_INTEGER < LLVM_VERSION_CODE(6, 0, 0)
113    if ((fw == 128) && (mBitBlockWidth == 256)) {
114        Value * vperm2i128func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx2_vperm2i128);
115        return CreateCall(vperm2i128func, {fwCast(64, a), fwCast(64, b), getInt8(0x20)});
116    }
117#endif
118    // Otherwise use default SSE logic.
119    return IDISA_SSE_Builder::esimd_mergel(fw, a, b);
120}
121
122Value * IDISA_AVX2_Builder::hsimd_packl_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
123    if ((fw == 16)  && (lanes == 2)) {
124        Value * vpackuswbfunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx2_packuswb);
125        Value * a_low = fwCast(16, simd_and(a, simd_lomask(fw)));
126        Value * b_low = fwCast(16, simd_and(b, simd_lomask(fw)));
127        return CreateCall(vpackuswbfunc, {a_low, b_low});
128    }
129    // Otherwise use default SSE logic.
130    return IDISA_SSE_Builder::hsimd_packl_in_lanes(lanes, fw, a, b);
131}
132
133Value * IDISA_AVX2_Builder::hsimd_packh_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
134    if ((fw == 16)  && (lanes == 2)) {
135        Value * vpackuswbfunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx2_packuswb);
136        Value * a_low = simd_srli(fw, a, fw/2);
137        Value * b_low = simd_srli(fw, b, fw/2);
138        return CreateCall(vpackuswbfunc, {a_low, b_low});
139    }
140    // Otherwise use default SSE logic.
141    return IDISA_SSE_Builder::hsimd_packh_in_lanes(lanes, fw, a, b);
142}
143
144std::pair<Value *, Value *> IDISA_AVX2_Builder::bitblock_add_with_carry(Value * e1, Value * e2, Value * carryin) {
145    // using LONG_ADD
146    Type * carryTy = carryin->getType();
147    if (carryTy == mBitBlockType) {
148        carryin = mvmd_extract(32, carryin, 0);
149    }
150    Value * carrygen = simd_and(e1, e2);
151    Value * carryprop = simd_or(e1, e2);
152    Value * digitsum = simd_add(64, e1, e2);
153    Value * digitcarry = simd_or(carrygen, simd_and(carryprop, CreateNot(digitsum)));
154    Value * carryMask = hsimd_signmask(64, digitcarry);
155    Value * carryMask2 = CreateOr(CreateAdd(carryMask, carryMask), carryin);
156    Value * bubble = simd_eq(64, digitsum, allOnes());
157    Value * bubbleMask = hsimd_signmask(64, bubble);
158    Value * incrementMask = CreateXor(CreateAdd(bubbleMask, carryMask2), bubbleMask);
159    Value * increments = esimd_bitspread(64,incrementMask);
160    Value * sum = simd_add(64, digitsum, increments);
161    Value * carry_out = CreateLShr(incrementMask, mBitBlockWidth / 64);
162    if (carryTy == mBitBlockType) {
163        carry_out = bitCast(CreateZExt(carry_out, getIntNTy(mBitBlockWidth)));
164    }
165    return std::pair<Value *, Value *>{carry_out, bitCast(sum)};
166}
167
168Value * IDISA_AVX2_Builder::simd_pext(unsigned fieldwidth, Value * v, Value * extract_mask) {
169    if ((fieldwidth == 64) || (fieldwidth == 32)) {
170        Value * PEXT_f = (fieldwidth == 64) ? Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pext_64)
171                                            : Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pext_32);
172        const auto n = getBitBlockWidth() / fieldwidth;
173        Value * result = UndefValue::get(fwVectorType(fieldwidth));
174        for (unsigned i = 0; i < n; i++) {
175            Value * v_i = mvmd_extract(fieldwidth, v, i);
176            Value * mask_i = mvmd_extract(fieldwidth, extract_mask, i);
177            Value * bits = CreateCall(PEXT_f, {v_i, mask_i});
178            result = mvmd_insert(fieldwidth, result, bits, i);
179        }
180        return bitCast(result);
181    }
182    return IDISA_Builder::simd_pext(fieldwidth, v, extract_mask);
183}
184
185Value * IDISA_AVX2_Builder::simd_pdep(unsigned fieldwidth, Value * v, Value * deposit_mask) {
186    if ((fieldwidth == 64) || (fieldwidth == 32)) {
187        Value * PDEP_f = (fieldwidth == 64) ? Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pdep_64)
188                                            : Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pdep_32);
189        const auto n = getBitBlockWidth() / fieldwidth;
190        Value * result = UndefValue::get(fwVectorType(fieldwidth));
191        for (unsigned i = 0; i < n; i++) {
192            Value * v_i = mvmd_extract(fieldwidth, v, i);
193            Value * mask_i = mvmd_extract(fieldwidth, deposit_mask, i);
194            Value * bits = CreateCall(PDEP_f, {v_i, mask_i});
195            result = mvmd_insert(fieldwidth, result, bits, i);
196        }
197        return bitCast(result);
198    }
199    return IDISA_Builder::simd_pdep(fieldwidth, v, deposit_mask);
200}
201
202std::pair<Value *, Value *> IDISA_AVX2_Builder::bitblock_indexed_advance(Value * strm, Value * index_strm, Value * shiftIn, unsigned shiftAmount) {
203    const unsigned bitWidth = getSizeTy()->getBitWidth();
204    if ((bitWidth == 64) || (bitWidth == 32)) {
205        Value * PEXT_f = (bitWidth == 64) ? Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pext_64)
206                                          : Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pext_32);
207        Value * PDEP_f = (bitWidth == 64) ? Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pdep_64)
208                                          : Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pdep_32);
209        Value * const popcount = Intrinsic::getDeclaration(getModule(), Intrinsic::ctpop, getSizeTy());
210        Type * iBitBlock = getIntNTy(getBitBlockWidth());
211        Value * shiftVal = getSize(shiftAmount);
212        const auto n = getBitBlockWidth() / bitWidth;
213        VectorType * const vecTy = VectorType::get(getSizeTy(), n);
214        if (LLVM_LIKELY(shiftAmount < bitWidth)) {
215            Value * carry = mvmd_extract(bitWidth, shiftIn, 0);
216            Value * result = UndefValue::get(vecTy);
217            for (unsigned i = 0; i < n; i++) {
218                Value * s = mvmd_extract(bitWidth, strm, i);
219                Value * ix = mvmd_extract(bitWidth, index_strm, i);
220                Value * ix_popcnt = CreateCall(popcount, {ix});
221                Value * bits = CreateCall(PEXT_f, {s, ix});
222                Value * adv = CreateOr(CreateShl(bits, shiftAmount), carry);
223                // We have two cases depending on whether the popcount of the index pack is < shiftAmount or not.
224                Value * popcount_small = CreateICmpULT(ix_popcnt, shiftVal);
225                Value * carry_if_popcount_small =
226                    CreateOr(CreateShl(bits, CreateSub(shiftVal, ix_popcnt)),
227                                CreateLShr(carry, ix_popcnt));
228                Value * carry_if_popcount_large = CreateLShr(bits, CreateSub(ix_popcnt, shiftVal));
229                carry = CreateSelect(popcount_small, carry_if_popcount_small, carry_if_popcount_large);
230                result = mvmd_insert(bitWidth, result, CreateCall(PDEP_f, {adv, ix}), i);
231            }
232            Value * carryOut = mvmd_insert(bitWidth, allZeroes(), carry, 0);
233            return std::pair<Value *, Value *>{bitCast(carryOut), bitCast(result)};
234        }
235        else if (shiftAmount <= mBitBlockWidth) {
236            // The shift amount is always greater than the popcount of the individual
237            // elements that we deal with.   This simplifies some of the logic.
238            Value * carry = CreateBitCast(shiftIn, iBitBlock);
239            Value * result = UndefValue::get(vecTy);
240            for (unsigned i = 0; i < n; i++) {
241                Value * s = mvmd_extract(bitWidth, strm, i);
242                Value * ix = mvmd_extract(bitWidth, index_strm, i);
243                Value * ix_popcnt = CreateCall(popcount, {ix});
244                Value * bits = CreateCall(PEXT_f, {s, ix});  // All these bits are shifted out (appended to carry).
245                result = mvmd_insert(bitWidth, result, CreateCall(PDEP_f, {mvmd_extract(bitWidth, carry, 0), ix}), i);
246                carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed, make room for new bits.
247                carry = CreateOr(carry, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(CreateSub(shiftVal, ix_popcnt), iBitBlock)));
248            }
249            return std::pair<Value *, Value *>{bitCast(carry), bitCast(result)};
250        }
251        else {
252            // The shift amount is greater than the total popcount.   We will consume popcount
253            // bits from the shiftIn value only, and produce a carry out value of the selected bits.
254            // elements that we deal with.   This simplifies some of the logic.
255            Value * carry = CreateBitCast(shiftIn, iBitBlock);
256            Value * result = UndefValue::get(vecTy);
257            Value * carryOut = ConstantInt::getNullValue(iBitBlock);
258            Value * generated = getSize(0);
259            for (unsigned i = 0; i < n; i++) {
260                Value * s = mvmd_extract(bitWidth, strm, i);
261                Value * ix = mvmd_extract(bitWidth, index_strm, i);
262                Value * ix_popcnt = CreateCall(popcount, {ix});
263                Value * bits = CreateCall(PEXT_f, {s, ix});  // All these bits are shifted out (appended to carry).
264                result = mvmd_insert(bitWidth, result, CreateCall(PDEP_f, {mvmd_extract(bitWidth, carry, 0), ix}), i);
265                carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed.
266                carryOut = CreateOr(carryOut, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(generated, iBitBlock)));
267                generated = CreateAdd(generated, ix_popcnt);
268            }
269            return std::pair<Value *, Value *>{bitCast(carryOut), bitCast(result)};
270        }
271    }
272    return IDISA_Builder::bitblock_indexed_advance(strm, index_strm, shiftIn, shiftAmount);
273}
274
275Value * IDISA_AVX2_Builder::hsimd_signmask(unsigned fw, Value * a) {
276    // AVX2 special cases
277    if (mBitBlockWidth == 256) {
278        if (fw == 8) {
279            Value * signmask_f8func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx2_pmovmskb);
280            Type * bitBlock_i8type = VectorType::get(getInt8Ty(), mBitBlockWidth/8);
281            Value * a_as_ps = CreateBitCast(a, bitBlock_i8type);
282            return CreateCall(signmask_f8func, a_as_ps);
283        }
284    }
285    // Otherwise use default SSE logic.
286    return IDISA_AVX_Builder::hsimd_signmask(fw, a);
287}
288   
289llvm::Value * IDISA_AVX2_Builder::mvmd_compress(unsigned fw, llvm::Value * a, llvm::Value * select_mask) {
290    if (mBitBlockWidth == 256 && fw == 32) {
291        Type * v1xi32Ty = VectorType::get(getInt32Ty(), 1);
292        Type * v8xi32Ty = VectorType::get(getInt32Ty(), 8);
293        Type * v8xi1Ty = VectorType::get(getInt1Ty(), 8);
294        Value * shuf32Func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx2_permd);
295        Value * PEXT_func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pext_32);
296        Value * PDEP_func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_bmi_pdep_32);
297        Value * const popcount_func = Intrinsic::getDeclaration(getModule(), Intrinsic::ctpop, getInt32Ty());
298        // First duplicate each mask bit to select 4-bit fields
299        Value * mask = CreateZExt(select_mask, getInt32Ty());
300        Value * field_count = CreateCall(popcount_func, mask);
301        Value * spread = CreateCall(PDEP_func, {mask, getInt32(0x11111111)});
302        Value * ext_mask = CreateMul(spread, getInt32(0xF));
303        // Now extract the 4-bit index values for the required fields.
304        Value * indexes = CreateCall(PEXT_func, {getInt32(0x76543210), ext_mask});
305        // Broadcast to all fields
306        Value * bdcst = CreateShuffleVector(CreateBitCast(indexes, v1xi32Ty),
307                                            UndefValue::get(v1xi32Ty),
308                                            ConstantVector::getNullValue(v8xi32Ty));
309        Constant * Shifts[8];
310        for (unsigned int i = 0; i < 8; i++) {
311            Shifts[i] = getInt32(i*4);
312        }
313        Value * compress = CreateCall(shuf32Func, {a, CreateLShr(bdcst, ConstantVector::get({Shifts, 8}))});
314        Value * selectf = CreateBitCast(CreateSub(CreateShl(getInt32(1), field_count), getInt32(1)), v8xi1Ty);
315        return CreateSelect(selectf, ConstantVector::getNullValue(v8xi32Ty), compress);
316    }
317    return IDISA_Builder::mvmd_compress(fw, a, select_mask);
318}
319
320std::string IDISA_AVX512F_Builder::getBuilderUniqueName() {
321    return mBitBlockWidth != 512 ? "AVX512F_" + std::to_string(mBitBlockWidth) : "AVX512BW";
322}
323
324llvm::Value * IDISA_AVX512F_Builder::hsimd_packh(unsigned fw, llvm::Value * a, llvm::Value * b) {
325    if ((mBitBlockWidth == 512) && (fw == 16)) {
326
327        const unsigned int field_count = 64;
328        Constant * Idxs[field_count];
329
330        for (unsigned int i = 0; i < field_count; i++) {
331            Idxs[i] = getInt32(i);
332        }
333
334        llvm::Value * pmovfunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_mask_pmov_wb_512);
335        llvm::Value * mask = getInt32(-1);
336        llvm::Constant * shuffleMask = ConstantVector::get({Idxs, 64});
337        llvm::Constant * src = UndefValue::get(VectorType::get(getInt8Ty(), 32));
338
339        a = fwCast(fw, a);
340        a = IDISA_Builder::simd_srli(fw, a, fw/2);
341        a = CreateCall(pmovfunc, {a, src, mask});
342        b = fwCast(fw, b);
343        b = IDISA_Builder::simd_srli(fw, b, fw/2);
344        b = CreateCall(pmovfunc, {b, src, mask});
345
346        llvm::Value * c = CreateShuffleVector(a, b, shuffleMask);
347        c = bitCast(c);
348        return c;
349    }
350    return IDISA_Builder::hsimd_packh(fw, a, b);
351}
352
353llvm::Value * IDISA_AVX512F_Builder::hsimd_packl(unsigned fw, llvm::Value * a, llvm::Value * b) {
354    if ((mBitBlockWidth == 512) && (fw == 16)) {
355
356        const unsigned int field_count = 64;
357        Constant * Idxs[field_count];
358        for (unsigned int i = 0; i < field_count; i++) {
359            Idxs[i] = getInt32(i);
360        }
361
362        llvm::Value * pmovfunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_mask_pmov_wb_512);
363        llvm::Value * mask = getInt32(-1);
364        llvm::Constant * shuffleMask = ConstantVector::get({Idxs, 64});
365        llvm::Constant * src = UndefValue::get(VectorType::get(getInt8Ty(), 32));
366        a = fwCast(fw, a);
367        a = CreateCall(pmovfunc, {a, src, mask});
368        b = fwCast(fw, b);
369        b = CreateCall(pmovfunc, {b, src, mask});
370
371        llvm::Value * c = CreateShuffleVector(a, b, shuffleMask);
372        c = bitCast(c);
373        return c;
374    }
375    return IDISA_Builder::hsimd_packl(fw, a, b);
376}
377
378llvm::Value * IDISA_AVX512F_Builder::esimd_bitspread(unsigned fw, llvm::Value * bitmask) {
379   
380    if (mBitBlockWidth == 512 && fw == 64) {
381        Value * broadcastFunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_mask_broadcasti64x4_512);
382        Value * broadcastMask = CreateZExtOrTrunc(bitmask, getInt8Ty());
383       
384        const unsigned int srcFieldCount = 8;
385        Constant * srcArr[srcFieldCount];
386        for (unsigned int i = 0; i < srcFieldCount; i++) {
387            srcArr[i] = getInt64(0);
388        }
389        Constant * src = ConstantVector::get({srcArr, srcFieldCount});
390       
391        const unsigned int aFieldCount = 4;
392        Constant * aArr[aFieldCount];
393        for (unsigned int i = 0; i < aFieldCount; i++) {
394            aArr[i] = getInt64(1);
395        }
396        Constant * a = ConstantVector::get({aArr, aFieldCount});
397       
398        return CreateCall(broadcastFunc, {a, src, broadcastMask});
399    }
400   
401    return IDISA_Builder::esimd_bitspread(fw, bitmask);
402}
403
404llvm::Value * IDISA_AVX512F_Builder::mvmd_compress(unsigned fw, llvm::Value * a, llvm::Value * select_mask) {
405   
406    if (mBitBlockWidth == 512 && fw == 32) {
407        Value * compressFunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_mask_compress_d_512);
408        return CreateCall(compressFunc, {fwCast(32, a), fwCast(32, allZeroes()), select_mask});
409    }
410    if (mBitBlockWidth == 512 && fw == 64) {
411        Value * compressFunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_mask_compress_q_512);
412        return CreateCall(compressFunc, {fwCast(64, a), fwCast(64, allZeroes()), select_mask});
413    }
414    return IDISA_Builder::mvmd_compress(fw, a, select_mask);
415}
416
417Value * IDISA_AVX512F_Builder:: mvmd_slli(unsigned fw, llvm::Value * a, unsigned shift) {
418    if (shift == 0) return a;
419    if (fw > 32) {
420        return mvmd_slli(32, a, shift * (fw/32));
421    } else if (((shift % 2) == 0) && (fw < 32)) {
422        return mvmd_slli(2 * fw, a, shift / 2);
423    }
424    const unsigned field_count = mBitBlockWidth/fw;
425    if ((fw == 32) || (hostCPUFeatures.hasAVX512BW && (fw == 16)))   {
426        // Mask with 1 bit per field indicating which fields are not zeroed out.
427        Type * fwTy = getIntNTy(fw);
428        Constant * fieldMask = ConstantInt::get(getIntNTy(field_count), (1 << field_count) - (1 << shift));
429        Value * permute_func = nullptr;
430        if (fw == 32) permute_func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_maskz_vpermt2var_d_512);
431        else permute_func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_maskz_vpermt2var_hi_512);
432        Constant * indices[field_count];
433        for (unsigned i = 0; i < field_count; i++) {
434            indices[i] = i < shift ? UndefValue::get(fwTy) : ConstantInt::get(fwTy, i - shift);
435        }
436        Value * args[4] = {ConstantVector::get({indices, field_count}), fwCast(fw, a), UndefValue::get(fwVectorType(fw)), fieldMask};
437        return bitCast(CreateCall(permute_func, args));
438    } else {
439        unsigned field32_shift = (shift * fw) / 32;
440        unsigned bit_shift = (shift * fw) % 32;
441        return simd_or(simd_slli(32, mvmd_slli(32, a, field32_shift), bit_shift),
442                       simd_srli(32, mvmd_slli(32, a, field32_shift + 1), 32-bit_shift));
443    }
444}
445llvm::Value * IDISA_AVX512F_Builder::simd_popcount(unsigned fw, llvm::Value * a) {
446     if (fw == 512) {
447         Constant * zero16xi8 = Constant::getNullValue(VectorType::get(getInt8Ty(), 16));
448         Constant * zeroInt32 = Constant::getNullValue(getInt32Ty());
449         Value * c = simd_popcount(64, a);
450         //  Should probably use _mm512_reduce_add_epi64, but not found in LLVM 3.8
451         Value * pack64_8_func = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_mask_pmov_qb_512);
452         // popcounts of 64 bit fields will always fit in 8 bit fields.
453         // We don't need the masked version of this, but the unmasked intrinsic was not found.
454         c = CreateCall(pack64_8_func, {c, zero16xi8, Constant::getAllOnesValue(getInt8Ty())});
455         Value * horizSADfunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_sse2_psad_bw);
456         c = CreateCall(horizSADfunc, {c, zero16xi8});
457         return CreateInsertElement(allZeroes(), CreateExtractElement(c, zeroInt32), zeroInt32);
458    }
459    if (hostCPUFeatures.hasAVX512VPOPCNTDQ && (fw == 32 || fw == 64)){
460        //llvm should use vpopcntd or vpopcntq instructions
461        return CreatePopcount(fwCast(fw, a));
462    }
463    if (hostCPUFeatures.hasAVX512BW && (fw == 64)) {
464        Value * horizSADfunc = Intrinsic::getDeclaration(getModule(), Intrinsic::x86_avx512_psad_bw_512);
465        return bitCast(CreateCall(horizSADfunc, {fwCast(8, simd_popcount(8, a)), fwCast(8, allZeroes())}));
466    }
467    //https://en.wikipedia.org/wiki/Hamming_weight#Efficient_implementation
468    if((fw == 64) && (mBitBlockWidth == 512)){
469        Constant * m1Arr[8];
470        llvm::Constant * m1;
471        for (unsigned int i = 0; i < 8; i++) {
472            m1Arr[i] = getInt64(0x5555555555555555);
473        }
474        m1 = ConstantVector::get({m1Arr, 8});
475       
476        Constant * m2Arr[8];
477        llvm::Constant * m2;
478        for (unsigned int i = 0; i < 8; i++) {
479            m2Arr[i] = getInt64(0x3333333333333333);
480        }
481        m2 = ConstantVector::get({m2Arr, 8});
482       
483        Constant * m4Arr[8];
484        llvm::Constant * m4;
485        for (unsigned int i = 0; i < 8; i++) {
486            m4Arr[i] = getInt64(0x0f0f0f0f0f0f0f0f);
487        }
488        m4 = ConstantVector::get({m4Arr, 8});
489       
490        Constant * h01Arr[8];
491        llvm::Constant * h01;
492        for (unsigned int i = 0; i < 8; i++) {
493            h01Arr[i] = getInt64(0x0101010101010101);
494        }
495        h01 = ConstantVector::get({h01Arr, 8});
496       
497        a = simd_sub(fw, a, simd_and(simd_srli(fw, a, 1), m1));
498        a = simd_add(fw, simd_and(a, m2), simd_and(simd_srli(fw, a, 2), m2));
499        a = simd_and(simd_add(fw, a, simd_srli(fw, a, 4)), m4);
500        return simd_srli(fw, simd_mult(fw, a, h01), 56);
501       
502    }
503    return IDISA_Builder::simd_popcount(fw, a);
504}
505
506llvm::Value * IDISA_AVX512F_Builder::hsimd_signmask(unsigned fw, llvm::Value * a) {
507    //IDISA_Builder::hsimd_signmask outperforms IDISA_AVX2_Builder::hsimd_signmask
508    //when run with BlockSize=512
509    return IDISA_Builder::hsimd_signmask(fw, a);
510}
511
512void IDISA_AVX512F_Builder::getAVX512Features() {
513    llvm::StringMap<bool> features;
514    if (llvm::sys::getHostCPUFeatures(features)) {
515        hostCPUFeatures.hasAVX512CD = features.lookup("avx512cd");
516        hostCPUFeatures.hasAVX512BW = features.lookup("avx512bw");
517        hostCPUFeatures.hasAVX512DQ = features.lookup("avx512dq");
518        hostCPUFeatures.hasAVX512VL = features.lookup("avx512vl");
519       
520        //hostCPUFeatures.hasAVX512VBMI, hostCPUFeatures.hasAVX512VBMI2,
521        //hostCPUFeatures.hasAVX512VPOPCNTDQ have not been tested as we
522        //did not have hardware support. It should work in theory (tm)
523       
524        hostCPUFeatures.hasAVX512VBMI = features.lookup("avx512_vbmi");
525        hostCPUFeatures.hasAVX512VBMI2 = features.lookup("avx512_vbmi2");
526        hostCPUFeatures.hasAVX512VPOPCNTDQ = features.lookup("avx512_vpopcntdq");
527    }
528}
529
530
531}
Note: See TracBrowser for help on using the repository browser.