source: icGREP/icgrep-devel/icgrep/IR_Gen/idisa_builder.cpp @ 5436

Last change on this file since 5436 was 5436, checked in by nmedfort, 2 years ago

Continued refactoring work. PabloKernel? now abstract base type with a 'generatePabloMethod' hook to generate Pablo code.

File size: 15.8 KB
Line 
1/*
2 *  Copyright (c) 2016 International Characters.
3 *  This software is licensed to the public under the Open Software License 3.0.
4 *  icgrep is a trademark of International Characters.
5 */
6
7#include "idisa_builder.h"
8#include <llvm/IR/IRBuilder.h>
9#include <llvm/IR/Constants.h>
10#include <llvm/IR/Intrinsics.h>
11#include <llvm/IR/Function.h>
12#include <llvm/IR/Module.h>
13#include <llvm/Support/raw_ostream.h>
14#include <llvm/IR/TypeBuilder.h>
15#include <toolchain/toolchain.h>
16
17using namespace llvm;
18
19namespace IDISA {
20
21VectorType * IDISA_Builder::fwVectorType(const unsigned fw) {
22    return VectorType::get(getIntNTy(fw), mBitBlockWidth / fw);
23}
24
25Value * IDISA_Builder::fwCast(const unsigned fw, Value * const a) {
26    VectorType * const ty = fwVectorType(fw);
27    assert (a->getType()->getPrimitiveSizeInBits() == ty->getPrimitiveSizeInBits());
28    return CreateBitCast(a, ty);
29}
30
31void IDISA_Builder::CallPrintRegister(const std::string & name, Value * const value) {
32    Constant * printRegister = mMod->getFunction("PrintRegister");
33    if (LLVM_UNLIKELY(printRegister == nullptr)) {
34        FunctionType *FT = FunctionType::get(getVoidTy(), { PointerType::get(getInt8Ty(), 0), getBitBlockType() }, false);
35        Function * function = Function::Create(FT, Function::InternalLinkage, "PrintRegister", mMod);
36        auto arg = function->arg_begin();
37        std::string tmp;
38        raw_string_ostream out(tmp);
39        out << "%-40s =";
40        for(unsigned i = 0; i < (mBitBlockWidth / 8); ++i) {
41            out << " %02x";
42        }
43        out << '\n';
44        BasicBlock * entry = BasicBlock::Create(mMod->getContext(), "entry", function);
45        IRBuilder<> builder(entry);
46        std::vector<Value *> args;
47        args.push_back(GetString(out.str().c_str()));
48        Value * const name = &*(arg++);
49        name->setName("name");
50        args.push_back(name);
51        Value * value = &*arg;
52        value->setName("value");
53        Type * const byteVectorType = VectorType::get(getInt8Ty(), (mBitBlockWidth / 8));
54        value = builder.CreateBitCast(value, byteVectorType);
55        for(unsigned i = (mBitBlockWidth / 8); i != 0; --i) {
56            args.push_back(builder.CreateExtractElement(value, builder.getInt32(i - 1)));
57        }
58        builder.CreateCall(GetPrintf(), args);
59        builder.CreateRetVoid();
60
61        printRegister = function;
62    }
63    CreateCall(printRegister, {GetString(name.c_str()), CreateBitCast(value, mBitBlockType)});
64}
65
66Constant * IDISA_Builder::simd_himask(unsigned fw) {
67    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw/2)));
68}
69
70Constant * IDISA_Builder::simd_lomask(unsigned fw) {
71    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw/2)));
72}
73
74Value * IDISA_Builder::simd_fill(unsigned fw, Value * a) {
75    unsigned field_count = mBitBlockWidth/fw;
76    Type * singleFieldVecTy = VectorType::get(getIntNTy(fw), 1);
77    Value * aVec = CreateBitCast(a, singleFieldVecTy);
78    return CreateShuffleVector(aVec, UndefValue::get(singleFieldVecTy), Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
79}
80
81Value * IDISA_Builder::simd_add(unsigned fw, Value * a, Value * b) {
82    return CreateAdd(fwCast(fw, a), fwCast(fw, b));
83}
84
85Value * IDISA_Builder::simd_sub(unsigned fw, Value * a, Value * b) {
86    return CreateSub(fwCast(fw, a), fwCast(fw, b));
87}
88
89Value * IDISA_Builder::simd_mult(unsigned fw, Value * a, Value * b) {
90    return CreateMul(fwCast(fw, a), fwCast(fw, b));
91}
92
93Value * IDISA_Builder::simd_eq(unsigned fw, Value * a, Value * b) {
94    return CreateSExt(CreateICmpEQ(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
95}
96
97Value * IDISA_Builder::simd_gt(unsigned fw, Value * a, Value * b) {
98    return CreateSExt(CreateICmpSGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
99}
100
101Value * IDISA_Builder::simd_ugt(unsigned fw, Value * a, Value * b) {
102    return CreateSExt(CreateICmpUGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
103}
104
105Value * IDISA_Builder::simd_lt(unsigned fw, Value * a, Value * b) {
106    return CreateSExt(CreateICmpSLT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
107}
108
109Value * IDISA_Builder::simd_ult(unsigned fw, Value * a, Value * b) {
110    return CreateSExt(CreateICmpULT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
111}
112
113Value * IDISA_Builder::simd_max(unsigned fw, Value * a, Value * b) {
114    Value * aVec = fwCast(fw, a);
115    Value * bVec = fwCast(fw, b);
116    return CreateSelect(CreateICmpSGT(aVec, bVec), aVec, bVec);
117}
118
119Value * IDISA_Builder::simd_umax(unsigned fw, Value * a, Value * b) {
120    Value * aVec = fwCast(fw, a);
121    Value * bVec = fwCast(fw, b);
122    return CreateSelect(CreateICmpUGT(aVec, bVec), aVec, bVec);
123}
124
125Value * IDISA_Builder::simd_min(unsigned fw, Value * a, Value * b) {
126    Value * aVec = fwCast(fw, a);
127    Value * bVec = fwCast(fw, b);
128    return CreateSelect(CreateICmpSLT(aVec, bVec), aVec, bVec);
129}
130
131Value * IDISA_Builder::simd_umin(unsigned fw, Value * a, Value * b) {
132    Value * aVec = fwCast(fw, a);
133    Value * bVec = fwCast(fw, b);
134    return CreateSelect(CreateICmpULT(aVec, bVec), aVec, bVec);
135}
136
137Value * IDISA_Builder::simd_slli(unsigned fw, Value * a, unsigned shift) {
138    return CreateShl(fwCast(fw, a), shift);
139}
140
141Value * IDISA_Builder::simd_srli(unsigned fw, Value * a, unsigned shift) {
142    return CreateLShr(fwCast(fw, a), shift);
143}
144
145Value * IDISA_Builder::simd_srai(unsigned fw, Value * a, unsigned shift) {
146    return CreateAShr(fwCast(fw, a), shift);
147}
148
149Value * IDISA_Builder::simd_cttz(unsigned fw, Value * a) {
150    Value * cttzFunc = Intrinsic::getDeclaration(mMod, Intrinsic::cttz, fwVectorType(fw));
151    return CreateCall(cttzFunc, {fwCast(fw, a), ConstantInt::get(getInt1Ty(), 0)});
152}
153
154Value * IDISA_Builder::simd_popcount(unsigned fw, Value * a) {
155    Value * ctpopFunc = Intrinsic::getDeclaration(mMod, Intrinsic::ctpop, fwVectorType(fw));
156    return CreateCall(ctpopFunc, fwCast(fw, a));
157}
158
159Value * IDISA_Builder::simd_if(unsigned fw, Value * cond, Value * a, Value * b) {
160    if (fw == 1) {
161        Value * a1 = bitCast(a);
162        Value * b1 = bitCast(b);
163        Value * c = bitCast(cond);
164        return CreateOr(CreateAnd(a1, c), CreateAnd(CreateXor(c, b1), b1));
165    } else {
166        Value * aVec = fwCast(fw, a);
167        Value * bVec = fwCast(fw, b);
168        return CreateSelect(CreateICmpSLT(cond, mZeroInitializer), aVec, bVec);
169    }
170}
171   
172Value * IDISA_Builder::esimd_mergeh(unsigned fw, Value * a, Value * b) {   
173    const auto field_count = mBitBlockWidth / fw;
174    Constant * Idxs[field_count];
175    for (unsigned i = 0; i < field_count / 2; i++) {
176        Idxs[2 * i] = getInt32(i + field_count / 2); // selects elements from first reg.
177        Idxs[2 * i + 1] = getInt32(i + field_count / 2 + field_count); // selects elements from second reg.
178    }
179    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
180}
181
182Value * IDISA_Builder::esimd_mergel(unsigned fw, Value * a, Value * b) {   
183    const auto field_count = mBitBlockWidth / fw;
184    Constant * Idxs[field_count];
185    for (unsigned i = 0; i < field_count / 2; i++) {
186        Idxs[2 * i] = getInt32(i); // selects elements from first reg.
187        Idxs[2 * i + 1] = getInt32(i + field_count); // selects elements from second reg.
188    }
189    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
190}
191
192Value * IDISA_Builder::esimd_bitspread(unsigned fw, Value * bitmask) {
193    const auto field_count = mBitBlockWidth / fw;
194    Type * field_type = getIntNTy(fw);
195    Value * spread_field = CreateBitCast(CreateZExtOrTrunc(bitmask, field_type), VectorType::get(getIntNTy(fw), 1));
196    Value * undefVec = UndefValue::get(VectorType::get(getIntNTy(fw), 1));
197    Value * broadcast = CreateShuffleVector(spread_field, undefVec, Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
198    Constant * bitSel[field_count];
199    Constant * bitShift[field_count];
200    for (unsigned i = 0; i < field_count; i++) {
201        bitSel[i] = ConstantInt::get(field_type, 1 << i);
202        bitShift[i] = ConstantInt::get(field_type, i);
203    }
204    Value * bitSelVec = ConstantVector::get({bitSel, field_count});
205    Value * bitShiftVec = ConstantVector::get({bitShift, field_count});
206    return CreateLShr(CreateAnd(bitSelVec, broadcast), bitShiftVec);
207}
208
209Value * IDISA_Builder::hsimd_packh(unsigned fw, Value * a, Value * b) {
210    Value * aVec = fwCast(fw/2, a);
211    Value * bVec = fwCast(fw/2, b);
212    const auto field_count = 2 * mBitBlockWidth / fw;
213    Constant * Idxs[field_count];
214    for (unsigned i = 0; i < field_count; i++) {
215        Idxs[i] = getInt32(2 * i + 1);
216    }
217    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
218}
219
220Value * IDISA_Builder::hsimd_packl(unsigned fw, Value * a, Value * b) {
221    Value * aVec = fwCast(fw/2, a);
222    Value * bVec = fwCast(fw/2, b);
223    const auto field_count = 2 * mBitBlockWidth / fw;
224    Constant * Idxs[field_count];
225    for (unsigned i = 0; i < field_count; i++) {
226        Idxs[i] = getInt32(2 * i);
227    }
228    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
229}
230
231Value * IDISA_Builder::hsimd_packh_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
232    const unsigned fw_out = fw / 2;
233    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
234    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
235    const unsigned field_count = mBitBlockWidth / fw_out;
236    Constant * Idxs[field_count];
237    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
238        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
239        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
240            Idxs[j++] = getInt32(first_field_in_lane + (2 * i) + 1);
241        }
242        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
243            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i) + 1);
244        }
245    }
246    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
247}
248
249Value * IDISA_Builder::hsimd_packl_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
250    const unsigned fw_out = fw / 2;
251    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
252    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
253    const unsigned field_count = mBitBlockWidth / fw_out;
254    Constant * Idxs[field_count];
255    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
256        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
257        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
258            Idxs[j++] = getInt32(first_field_in_lane + (2 * i));
259        }
260        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
261            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i));
262        }
263    }
264    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
265}
266
267Value * IDISA_Builder::hsimd_signmask(unsigned fw, Value * a) {
268    Value * mask = CreateICmpSLT(fwCast(fw, a), ConstantAggregateZero::get(fwVectorType(fw)));
269    return CreateZExt(CreateBitCast(mask, getIntNTy(mBitBlockWidth/fw)), getInt32Ty());
270}
271
272Value * IDISA_Builder::mvmd_extract(unsigned fw, Value * a, unsigned fieldIndex) {
273    return CreateExtractElement(fwCast(fw, a), getInt32(fieldIndex));
274}
275
276Value * IDISA_Builder::mvmd_insert(unsigned fw, Value * blk, Value * elt, unsigned fieldIndex) {
277    return CreateInsertElement(fwCast(fw, blk), elt, getInt32(fieldIndex));
278}
279
280Value * IDISA_Builder::mvmd_slli(unsigned fw, Value * a, unsigned shift) {
281    const auto field_count = mBitBlockWidth / fw;
282    return mvmd_dslli(fw, a, Constant::getNullValue(fwVectorType(fw)), field_count - shift);
283}
284
285Value * IDISA_Builder::mvmd_srli(unsigned fw, Value * a, unsigned shift) {
286    return mvmd_dslli(fw, Constant::getNullValue(fwVectorType(fw)), a, shift);
287}
288
289Value * IDISA_Builder::mvmd_dslli(unsigned fw, Value * a, Value * b, unsigned shift) {
290    const auto field_count = mBitBlockWidth/fw;
291    Constant * Idxs[field_count];
292    for (unsigned i = 0; i < field_count; i++) {
293        Idxs[i] = getInt32(i + shift);
294    }
295    return CreateShuffleVector(fwCast(fw, b), fwCast(fw, a), ConstantVector::get({Idxs, field_count}));
296}
297
298Value * IDISA_Builder::bitblock_any(Value * a) {
299    Type * iBitBlock = getIntNTy(mBitBlockWidth);
300    return CreateICmpNE(CreateBitCast(a, iBitBlock),  ConstantInt::getNullValue(iBitBlock));
301}
302
303// full add producing {carryout, sum}
304std::pair<Value *, Value *> IDISA_Builder::bitblock_add_with_carry(Value * a, Value * b, Value * carryin) {
305    Value * carrygen = simd_and(a, b);
306    Value * carryprop = simd_or(a, b);
307    Value * sum = simd_add(mBitBlockWidth, simd_add(mBitBlockWidth, a, b), carryin);
308    Value * carryout = CreateBitCast(simd_or(carrygen, simd_and(carryprop, CreateNot(sum))), getIntNTy(mBitBlockWidth));
309    return std::pair<Value *, Value *>(bitCast(simd_srli(mBitBlockWidth, carryout, mBitBlockWidth - 1)), bitCast(sum));
310}
311
312// full shift producing {shiftout, shifted}
313std::pair<Value *, Value *> IDISA_Builder::bitblock_advance(Value * a, Value * shiftin, unsigned shift) {
314    Value * shiftin_bitblock = CreateBitCast(shiftin, getIntNTy(mBitBlockWidth));
315    Value * a_bitblock = CreateBitCast(a, getIntNTy(mBitBlockWidth));
316    Value * shifted = bitCast(CreateOr(CreateShl(a_bitblock, shift), shiftin_bitblock));
317    Value * shiftout = bitCast(CreateLShr(a_bitblock, mBitBlockWidth - shift));
318    return std::pair<Value *, Value *>(shiftout, shifted);
319}
320
321Value * IDISA_Builder::bitblock_mask_from(Value * pos) {
322    Type * bitBlockInt = getIntNTy(getBitBlockWidth());
323    return bitCast(CreateShl(ConstantInt::getAllOnesValue(bitBlockInt), CreateZExt(pos, bitBlockInt)));
324   
325}
326Value * IDISA_Builder::bitblock_set_bit(Value * pos) {
327    Type * bitBlockInt = getIntNTy(getBitBlockWidth());
328    return bitCast(CreateShl(ConstantInt::get(bitBlockInt, 1), CreateZExt(pos, bitBlockInt)));
329}
330
331Value * IDISA_Builder::simd_and(Value * a, Value * b) {
332    return a->getType() == b->getType() ? CreateAnd(a, b) : CreateAnd(bitCast(a), bitCast(b));
333}
334
335Value * IDISA_Builder::simd_or(Value * a, Value * b) {
336    return a->getType() == b->getType() ? CreateOr(a, b) : CreateOr(bitCast(a), bitCast(b));
337}
338   
339Value * IDISA_Builder::simd_xor(Value * a, Value * b) {
340    return a->getType() == b->getType() ? CreateXor(a, b) : CreateXor(bitCast(a), bitCast(b));
341}
342
343Value * IDISA_Builder::simd_not(Value * a) {
344    return simd_xor(a, Constant::getAllOnesValue(a->getType()));
345}
346
347LoadInst * IDISA_Builder::CreateBlockAlignedLoad(Value * const ptr) {
348    const auto alignment = mBitBlockWidth / 8;
349    if (codegen::EnableAsserts) {
350        Value * alignmentOffset = CreateURem(CreatePtrToInt(ptr, getSizeTy()), getSize(alignment));
351        Value * alignmentCheck = CreateICmpEQ(alignmentOffset, getSize(0));
352        CreateAssert(alignmentCheck, "CreateBlockAlignedLoad: pointer is unaligned");
353    }
354    return CreateAlignedLoad(ptr, alignment);
355}
356
357void IDISA_Builder::CreateBlockAlignedStore(Value * const value, Value * const ptr) {
358    const auto alignment = mBitBlockWidth / 8;
359    if (codegen::EnableAsserts) {
360        Value * alignmentOffset = CreateURem(CreatePtrToInt(ptr, getSizeTy()), getSize(alignment));
361        Value * alignmentCheck = CreateICmpEQ(alignmentOffset, getSize(0));
362        CreateAssert(alignmentCheck, "CreateBlockAlignedStore: pointer is not aligned");
363    }
364    CreateAlignedStore(value, ptr, alignment);
365}
366
367IDISA_Builder::IDISA_Builder(llvm::LLVMContext & C, unsigned archBitWidth, unsigned bitBlockWidth, unsigned stride)
368: CBuilder(C, archBitWidth)
369, mBitBlockWidth(bitBlockWidth)
370, mStride(stride)
371, mBitBlockType(VectorType::get(IntegerType::get(C, 64), bitBlockWidth / 64))
372, mZeroInitializer(Constant::getNullValue(mBitBlockType))
373, mOneInitializer(Constant::getAllOnesValue(mBitBlockType))
374, mPrintRegisterFunction(nullptr) {
375
376}
377
378IDISA_Builder::~IDISA_Builder() {
379
380}
381
382}
Note: See TracBrowser for help on using the repository browser.