source: icGREP/icgrep-devel/icgrep/IR_Gen/idisa_builder.cpp @ 5916

Last change on this file since 5916 was 5914, checked in by cameron, 14 months ago

Optimization for regexps ending $

File size: 29.9 KB
Line 
1/*
2 *  Copyright (c) 2016 International Characters.
3 *  This software is licensed to the public under the Open Software License 3.0.
4 *  icgrep is a trademark of International Characters.
5 */
6
7#include "idisa_builder.h"
8#include <llvm/IR/IRBuilder.h>
9#include <llvm/IR/Constants.h>
10#include <llvm/IR/Intrinsics.h>
11#include <llvm/IR/Function.h>
12#include <llvm/IR/Module.h>
13#include <llvm/Support/raw_ostream.h>
14#include <llvm/IR/TypeBuilder.h>
15#include <toolchain/toolchain.h>
16
17using namespace llvm;
18
19namespace IDISA {
20
21VectorType * IDISA_Builder::fwVectorType(const unsigned fw) {
22    return VectorType::get(getIntNTy(fw), mBitBlockWidth / fw);
23}
24
25Value * IDISA_Builder::fwCast(const unsigned fw, Value * const a) {
26    VectorType * const ty = fwVectorType(fw);
27    assert (a->getType()->getPrimitiveSizeInBits() == ty->getPrimitiveSizeInBits());
28    return CreateBitCast(a, ty);
29}
30
31void IDISA_Builder::CallPrintRegister(const std::string & name, Value * const value) {
32    Module * const m = getModule();
33    Constant * printRegister = m->getFunction("PrintRegister");
34    if (LLVM_UNLIKELY(printRegister == nullptr)) {
35        FunctionType *FT = FunctionType::get(getVoidTy(), { PointerType::get(getInt8Ty(), 0), getBitBlockType() }, false);
36        Function * function = Function::Create(FT, Function::InternalLinkage, "PrintRegister", m);
37        auto arg = function->arg_begin();
38        std::string tmp;
39        raw_string_ostream out(tmp);
40        out << "%-40s =";
41        for(unsigned i = 0; i < (mBitBlockWidth / 8); ++i) {
42            out << " %02x";
43        }
44        out << '\n';
45        BasicBlock * entry = BasicBlock::Create(m->getContext(), "entry", function);
46        IRBuilder<> builder(entry);
47        std::vector<Value *> args;
48        args.push_back(GetString(out.str().c_str()));
49        Value * const name = &*(arg++);
50        name->setName("name");
51        args.push_back(name);
52        Value * value = &*arg;
53        value->setName("value");
54        Type * const byteVectorType = VectorType::get(getInt8Ty(), (mBitBlockWidth / 8));
55        value = builder.CreateBitCast(value, byteVectorType);
56        for(unsigned i = (mBitBlockWidth / 8); i != 0; --i) {
57            args.push_back(builder.CreateZExt(builder.CreateExtractElement(value, builder.getInt32(i - 1)), builder.getInt32Ty()));
58        }
59        builder.CreateCall(GetPrintf(), args);
60        builder.CreateRetVoid();
61
62        printRegister = function;
63    }
64    CreateCall(printRegister, {GetString(name.c_str()), CreateBitCast(value, mBitBlockType)});
65}
66
67Constant * IDISA_Builder::simd_himask(unsigned fw) {
68    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw/2)));
69}
70
71Constant * IDISA_Builder::simd_lomask(unsigned fw) {
72    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw/2)));
73}
74
75Value * IDISA_Builder::simd_fill(unsigned fw, Value * a) {
76    if (fw < 8) report_fatal_error("Unsupported field width: simd_fill " + std::to_string(fw));
77    const unsigned field_count = mBitBlockWidth/fw;
78    Type * singleFieldVecTy = VectorType::get(getIntNTy(fw), 1);
79    Value * aVec = CreateBitCast(a, singleFieldVecTy);
80    return CreateShuffleVector(aVec, UndefValue::get(singleFieldVecTy), Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
81}
82
83Value * IDISA_Builder::simd_add(unsigned fw, Value * a, Value * b) {
84    if (fw == 1) {
85        return simd_xor(a, b);
86    } else if (fw < 8) {
87        Constant * hi_bit_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
88                                                           APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, 1)));
89        Constant * lo_bit_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
90                                                           APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-1)));
91        Value * hi_xor = simd_xor(simd_and(a, hi_bit_mask), simd_and(b, hi_bit_mask));
92        Value * part_sum = simd_add(32, simd_and(a, lo_bit_mask), simd_and(b, lo_bit_mask));
93        return simd_xor(part_sum, hi_xor);
94    }
95    return CreateAdd(fwCast(fw, a), fwCast(fw, b));
96}
97
98Value * IDISA_Builder::simd_sub(unsigned fw, Value * a, Value * b) {
99    if (fw < 8) report_fatal_error("Unsupported field width: sub " + std::to_string(fw));
100    return CreateSub(fwCast(fw, a), fwCast(fw, b));
101}
102
103Value * IDISA_Builder::simd_mult(unsigned fw, Value * a, Value * b) {
104    if (fw < 8) report_fatal_error("Unsupported field width: mult " + std::to_string(fw));
105    return CreateMul(fwCast(fw, a), fwCast(fw, b));
106}
107
108Value * IDISA_Builder::simd_eq(unsigned fw, Value * a, Value * b) {
109    if (fw < 8) {
110        Value * eq_bits = simd_not(simd_xor(a, b));
111        if (fw == 1) return eq_bits;
112        eq_bits = simd_or(simd_and(simd_srli(32, simd_and(simd_himask(2), eq_bits), 1), eq_bits),
113                          simd_and(simd_slli(32, simd_and(simd_lomask(2), eq_bits), 1), eq_bits));
114        if (fw == 2) return eq_bits;
115        eq_bits = simd_or(simd_and(simd_srli(32, simd_and(simd_himask(4), eq_bits), 2), eq_bits),
116                          simd_and(simd_slli(32, simd_and(simd_lomask(4), eq_bits), 2), eq_bits));
117        return eq_bits;
118    }
119    return CreateSExt(CreateICmpEQ(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
120}
121
122Value * IDISA_Builder::simd_gt(unsigned fw, Value * a, Value * b) {
123    if (fw < 8) report_fatal_error("Unsupported field width: gt " + std::to_string(fw));
124    return CreateSExt(CreateICmpSGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
125}
126
127Value * IDISA_Builder::simd_ugt(unsigned fw, Value * a, Value * b) {
128    if (fw < 8) report_fatal_error("Unsupported field width: ugt " + std::to_string(fw));
129    return CreateSExt(CreateICmpUGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
130}
131
132Value * IDISA_Builder::simd_lt(unsigned fw, Value * a, Value * b) {
133    if (fw < 8) report_fatal_error("Unsupported field width: lt " + std::to_string(fw));
134    return CreateSExt(CreateICmpSLT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
135}
136
137Value * IDISA_Builder::simd_ult(unsigned fw, Value * a, Value * b) {
138    if (fw < 8) report_fatal_error("Unsupported field width: ult " + std::to_string(fw));
139    return CreateSExt(CreateICmpULT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
140}
141
142Value * IDISA_Builder::simd_max(unsigned fw, Value * a, Value * b) {
143    if (fw < 8) report_fatal_error("Unsupported field width: max " + std::to_string(fw));
144    Value * aVec = fwCast(fw, a);
145    Value * bVec = fwCast(fw, b);
146    return CreateSelect(CreateICmpSGT(aVec, bVec), aVec, bVec);
147}
148
149Value * IDISA_Builder::simd_umax(unsigned fw, Value * a, Value * b) {
150    if (fw < 8) report_fatal_error("Unsupported field width: umax " + std::to_string(fw));
151    Value * aVec = fwCast(fw, a);
152    Value * bVec = fwCast(fw, b);
153    return CreateSelect(CreateICmpUGT(aVec, bVec), aVec, bVec);
154}
155
156Value * IDISA_Builder::simd_min(unsigned fw, Value * a, Value * b) {
157    if (fw < 8) report_fatal_error("Unsupported field width: min " + std::to_string(fw));
158    Value * aVec = fwCast(fw, a);
159    Value * bVec = fwCast(fw, b);
160    return CreateSelect(CreateICmpSLT(aVec, bVec), aVec, bVec);
161}
162
163Value * IDISA_Builder::simd_umin(unsigned fw, Value * a, Value * b) {
164    if (fw < 8) report_fatal_error("Unsupported field width: umin " + std::to_string(fw));
165    Value * aVec = fwCast(fw, a);
166    Value * bVec = fwCast(fw, b);
167    return CreateSelect(CreateICmpULT(aVec, bVec), aVec, bVec);
168}
169
170Value * IDISA_Builder::mvmd_sll(unsigned fw, Value * value, Value * shift) {
171    VectorType * const vecTy = cast<VectorType>(value->getType());
172    IntegerType * const intTy = getIntNTy(vecTy->getBitWidth());
173    value = CreateBitCast(value, intTy);
174    shift = CreateZExtOrTrunc(CreateMul(shift, ConstantInt::get(shift->getType(), fw)), intTy);
175    return CreateBitCast(CreateShl(value, shift), vecTy);
176}
177
178Value * IDISA_Builder::mvmd_srl(unsigned fw, Value * value, Value * shift) {
179    VectorType * const vecTy = cast<VectorType>(value->getType());
180    IntegerType * const intTy = getIntNTy(vecTy->getBitWidth());
181    value = CreateBitCast(value, intTy);
182    shift = CreateZExtOrTrunc(CreateMul(shift, ConstantInt::get(shift->getType(), fw)), intTy);
183    return CreateBitCast(CreateLShr(value, shift), vecTy);
184}
185
186Value * IDISA_Builder::simd_slli(unsigned fw, Value * a, unsigned shift) {
187    if (fw < 16) {
188        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
189                                                          APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-shift)));
190        return CreateShl(fwCast(32, simd_and(a, value_mask)), shift);
191    }
192    return CreateShl(fwCast(fw, a), shift);
193}
194
195Value * IDISA_Builder::simd_srli(unsigned fw, Value * a, unsigned shift) {
196    if (fw < 16) {
197        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
198                                                          APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw-shift)));
199        return CreateLShr(fwCast(32, simd_and(a, value_mask)), shift);
200    }
201    return CreateLShr(fwCast(fw, a), shift);
202}
203
204Value * IDISA_Builder::simd_srai(unsigned fw, Value * a, unsigned shift) {
205    if (fw < 8) report_fatal_error("Unsupported field width: srai " + std::to_string(fw));
206    return CreateAShr(fwCast(fw, a), shift);
207}
208   
209Value * IDISA_Builder::simd_sllv(unsigned fw, Value * v, Value * shifts) {
210    if (fw >= 8) return CreateShl(fwCast(fw, v), fwCast(fw, shifts));
211    Value * w = v;
212    for (unsigned shft_amt = 1; shft_amt < fw; shft_amt *= 2) {
213        APInt bit_in_field(fw, shft_amt);
214        // To simulate shift within a fw, we need to mask off the high shft_amt bits of each element.
215        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
216                                                          APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-shft_amt)));
217        Constant * bit_select = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
218                                                          APInt::getSplat(mBitBlockWidth, bit_in_field));
219        Value * unshifted_field_mask = simd_eq(fw, simd_and(bit_select, shifts), allZeroes());
220        Value * fieldsToShift = simd_and(w, simd_and(value_mask, simd_not(unshifted_field_mask)));
221        w = simd_or(simd_and(w, unshifted_field_mask), simd_slli(32, fieldsToShift, shft_amt));
222    }
223    return w;
224}
225
226Value * IDISA_Builder::simd_srlv(unsigned fw, Value * v, Value * shifts) {
227    if (fw >= 8) return CreateLShr(fwCast(fw, v), fwCast(fw, shifts));
228    Value * w = v;
229    for (unsigned shft_amt = 1; shft_amt < fw; shft_amt *= 2) {
230        APInt bit_in_field(fw, shft_amt);
231        // To simulate shift within a fw, we need to mask off the low shft_amt bits of each element.
232        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
233                                                          APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw-shft_amt)));
234        Constant * bit_select = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
235                                                          APInt::getSplat(mBitBlockWidth, bit_in_field));
236        Value * unshifted_field_mask = simd_eq(fw, simd_and(bit_select, shifts), allZeroes());
237        Value * fieldsToShift = simd_and(w, simd_and(value_mask, simd_not(unshifted_field_mask)));
238        w = simd_or(simd_and(w, unshifted_field_mask), simd_srli(32, fieldsToShift, shft_amt));
239    }
240    return w;
241}
242
243Value * IDISA_Builder::simd_pext(unsigned fieldwidth, Value * v, Value * extract_mask) {
244    Value * delcounts = CreateNot(extract_mask);  // initially deletion counts per 1-bit field
245    Value * w = simd_and(extract_mask, v);
246    for (unsigned fw = 2; fw < fieldwidth; fw = fw * 2) {
247        Value * shift_fwd_field_mask = simd_lomask(fw*2);
248        Value * shift_back_field_mask = simd_himask(fw*2);
249        Value * shift_back_count_mask = simd_and(shift_back_field_mask, simd_lomask(fw));
250        Value * shift_fwd_amts = simd_srli(fw, simd_and(shift_fwd_field_mask, delcounts), fw/2);
251        Value * shift_back_amts = simd_and(shift_back_count_mask, delcounts);
252        w = simd_or(simd_sllv(fw, simd_and(w, shift_fwd_field_mask), shift_fwd_amts),
253                    simd_srlv(fw, simd_and(w, shift_back_field_mask), shift_back_amts));
254        delcounts = simd_add(fw, simd_and(simd_lomask(fw), delcounts), simd_srli(fw, delcounts, fw/2));
255    }
256    // Now shift back all fw fields.
257    Value * shift_back_amts = simd_and(simd_lomask(fieldwidth), delcounts);
258    w = simd_srlv(fieldwidth, w, shift_back_amts);
259    return w;
260}
261
262Value * IDISA_Builder::simd_pdep(unsigned fieldwidth, Value * v, Value * deposit_mask) {
263    // simd_pdep is implemented by reversing the process of simd_pext.
264    // First determine the deletion counts necessary for each stage of the process.
265    std::vector<Value *> delcounts;
266    delcounts.push_back(simd_not(deposit_mask)); // initially deletion counts per 1-bit field
267    for (unsigned fw = 2; fw < fieldwidth; fw = fw * 2) {
268        delcounts.push_back(simd_add(fw, simd_and(simd_lomask(fw), delcounts.back()), simd_srli(fw, delcounts.back(), fw/2)));
269    }
270    //
271    // Now reverse the pext process.  First reverse the final shift_back.
272    Value * pext_shift_back_amts = simd_and(simd_lomask(fieldwidth), delcounts.back());
273    Value * w = simd_sllv(fieldwidth, v, pext_shift_back_amts);
274   
275    //
276    // No work through the smaller field widths.
277    for (unsigned fw = fieldwidth/2; fw >= 2; fw = fw/2) {
278        delcounts.pop_back();
279        Value * pext_shift_fwd_field_mask = simd_lomask(fw*2);
280        Value * pext_shift_back_field_mask = simd_himask(fw*2);
281        Value * pext_shift_back_count_mask = simd_and(pext_shift_back_field_mask, simd_lomask(fw));
282        Value * pext_shift_fwd_amts = simd_srli(fw, simd_and(pext_shift_fwd_field_mask, delcounts.back()), fw/2);
283        Value * pext_shift_back_amts = simd_and(pext_shift_back_count_mask, delcounts.back());
284        w = simd_or(simd_srlv(fw, simd_and(w, pext_shift_fwd_field_mask), pext_shift_fwd_amts),
285                    simd_sllv(fw, simd_and(w, pext_shift_back_field_mask), pext_shift_back_amts));
286    }
287    return w;
288}
289
290Value * IDISA_Builder::simd_bitreverse(unsigned fw, Value * a) {
291    /*  Pure sequential solution too slow!
292     Value * func = Intrinsic::getDeclaration(getModule(), Intrinsic::bitreverse, fwVectorType(fw));
293     return CreateCall(func, fwCast(fw, a));
294     */
295    if (fw > 8) {
296        // Reverse the bits of each byte and then use a byte shuffle to complete the job.
297        Value * bitrev8 = fwCast(8, simd_bitreverse(8, a));
298        const auto bytes_per_field = fw/8;
299        const auto byte_count = mBitBlockWidth / 8;
300        Constant * Idxs[byte_count];
301        for (unsigned i = 0; i < byte_count; i += bytes_per_field) {
302            for (unsigned j = 0; j < bytes_per_field; j++) {
303                Idxs[i + j] = getInt32(i + bytes_per_field - j - 1);
304            }
305        }
306        return CreateShuffleVector(bitrev8, UndefValue::get(fwVectorType(8)), ConstantVector::get({Idxs, byte_count}));
307    }
308    else {
309        if (fw > 2) {
310            a = simd_bitreverse(fw/2, a);
311        }
312        return simd_or(simd_srli(16, simd_and(a, simd_himask(fw)), fw/2), simd_slli(16, simd_and(a, simd_lomask(fw)), fw/2));
313    }
314}
315
316Value * IDISA_Builder::simd_if(unsigned fw, Value * cond, Value * a, Value * b) {
317    if (fw == 1) {
318        Value * a1 = bitCast(a);
319        Value * b1 = bitCast(b);
320        Value * c = bitCast(cond);
321        return CreateOr(CreateAnd(a1, c), CreateAnd(CreateXor(c, b1), b1));
322    } else {
323        if (fw < 8) report_fatal_error("Unsupported field width: simd_if " + std::to_string(fw));
324        Value * aVec = fwCast(fw, a);
325        Value * bVec = fwCast(fw, b);
326        return CreateSelect(CreateICmpSLT(cond, mZeroInitializer), aVec, bVec);
327    }
328}
329   
330Value * IDISA_Builder::esimd_mergeh(unsigned fw, Value * a, Value * b) {   
331    if (fw < 8) report_fatal_error("Unsupported field width: mergeh " + std::to_string(fw));
332    const auto field_count = mBitBlockWidth / fw;
333    Constant * Idxs[field_count];
334    for (unsigned i = 0; i < field_count / 2; i++) {
335        Idxs[2 * i] = getInt32(i + field_count / 2); // selects elements from first reg.
336        Idxs[2 * i + 1] = getInt32(i + field_count / 2 + field_count); // selects elements from second reg.
337    }
338    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
339}
340
341Value * IDISA_Builder::esimd_mergel(unsigned fw, Value * a, Value * b) {   
342    if (fw < 8) report_fatal_error("Unsupported field width: mergel " + std::to_string(fw));
343    const auto field_count = mBitBlockWidth / fw;
344    Constant * Idxs[field_count];
345    for (unsigned i = 0; i < field_count / 2; i++) {
346        Idxs[2 * i] = getInt32(i); // selects elements from first reg.
347        Idxs[2 * i + 1] = getInt32(i + field_count); // selects elements from second reg.
348    }
349    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
350}
351
352Value * IDISA_Builder::esimd_bitspread(unsigned fw, Value * bitmask) {
353    if (fw < 8) report_fatal_error("Unsupported field width: bitspread " + std::to_string(fw));
354    const auto field_count = mBitBlockWidth / fw;
355    Type * field_type = getIntNTy(fw);
356    Value * spread_field = CreateBitCast(CreateZExtOrTrunc(bitmask, field_type), VectorType::get(getIntNTy(fw), 1));
357    Value * undefVec = UndefValue::get(VectorType::get(getIntNTy(fw), 1));
358    Value * broadcast = CreateShuffleVector(spread_field, undefVec, Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
359    Constant * bitSel[field_count];
360    Constant * bitShift[field_count];
361    for (unsigned i = 0; i < field_count; i++) {
362        bitSel[i] = ConstantInt::get(field_type, 1 << i);
363        bitShift[i] = ConstantInt::get(field_type, i);
364    }
365    Value * bitSelVec = ConstantVector::get({bitSel, field_count});
366    Value * bitShiftVec = ConstantVector::get({bitShift, field_count});
367    return CreateLShr(CreateAnd(bitSelVec, broadcast), bitShiftVec);
368}
369
370Value * IDISA_Builder::hsimd_packh(unsigned fw, Value * a, Value * b) {
371    if (fw <= 8) {
372        const unsigned fw_wkg = 32;
373        Value * aLo = simd_srli(fw_wkg, a, fw/2);
374        Value * bLo = simd_srli(fw_wkg, b, fw/2);
375        return hsimd_packl(fw, aLo, bLo);
376    }
377    Value * aVec = fwCast(fw/2, a);
378    Value * bVec = fwCast(fw/2, b);
379    const auto field_count = 2 * mBitBlockWidth / fw;
380    Constant * Idxs[field_count];
381    for (unsigned i = 0; i < field_count; i++) {
382        Idxs[i] = getInt32(2 * i + 1);
383    }
384    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
385}
386
387Value * IDISA_Builder::hsimd_packl(unsigned fw, Value * a, Value * b) {
388    if (fw <= 8) {
389        const unsigned fw_wkg = 32;
390        Value * aLo = simd_srli(fw_wkg, a, fw/2);
391        Value * bLo = simd_srli(fw_wkg, b, fw/2);
392        return hsimd_packl(fw*2,
393                           bitCast(simd_or(simd_and(simd_himask(fw), aLo), simd_and(simd_lomask(fw), a))),
394                           bitCast(simd_or(simd_and(simd_himask(fw), bLo), simd_and(simd_lomask(fw), b))));
395    }
396    Value * aVec = fwCast(fw/2, a);
397    Value * bVec = fwCast(fw/2, b);
398    const auto field_count = 2 * mBitBlockWidth / fw;
399    Constant * Idxs[field_count];
400    for (unsigned i = 0; i < field_count; i++) {
401        Idxs[i] = getInt32(2 * i);
402    }
403    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
404}
405
406Value * IDISA_Builder::hsimd_packh_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
407    if (fw < 16) report_fatal_error("Unsupported field width: packh_in_lanes " + std::to_string(fw));
408    const unsigned fw_out = fw / 2;
409    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
410    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
411    const unsigned field_count = mBitBlockWidth / fw_out;
412    Constant * Idxs[field_count];
413    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
414        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
415        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
416            Idxs[j++] = getInt32(first_field_in_lane + (2 * i) + 1);
417        }
418        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
419            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i) + 1);
420        }
421    }
422    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
423}
424
425Value * IDISA_Builder::hsimd_packl_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
426    if (fw < 16) report_fatal_error("Unsupported field width: packl_in_lanes " + std::to_string(fw));
427    const unsigned fw_out = fw / 2;
428    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
429    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
430    const unsigned field_count = mBitBlockWidth / fw_out;
431    Constant * Idxs[field_count];
432    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
433        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
434        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
435            Idxs[j++] = getInt32(first_field_in_lane + (2 * i));
436        }
437        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
438            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i));
439        }
440    }
441    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
442}
443
444Value * IDISA_Builder::hsimd_signmask(unsigned fw, Value * a) {
445    if (fw < 8) report_fatal_error("Unsupported field width: hsimd_signmask " + std::to_string(fw));
446    Value * mask = CreateICmpSLT(fwCast(fw, a), ConstantAggregateZero::get(fwVectorType(fw)));
447    return CreateZExt(CreateBitCast(mask, getIntNTy(mBitBlockWidth/fw)), getInt32Ty());
448}
449
450Value * IDISA_Builder::mvmd_extract(unsigned fw, Value * a, unsigned fieldIndex) {
451    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_extract " + std::to_string(fw));
452    return CreateExtractElement(fwCast(fw, a), getInt32(fieldIndex));
453}
454
455Value * IDISA_Builder::mvmd_insert(unsigned fw, Value * blk, Value * elt, unsigned fieldIndex) {
456    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_insert " + std::to_string(fw));
457    return CreateInsertElement(fwCast(fw, blk), elt, getInt32(fieldIndex));
458}
459
460Value * IDISA_Builder::mvmd_slli(unsigned fw, Value * a, unsigned shift) {
461    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_slli " + std::to_string(fw));
462    const auto field_count = mBitBlockWidth / fw;
463    return mvmd_dslli(fw, a, Constant::getNullValue(fwVectorType(fw)), field_count - shift);
464}
465
466Value * IDISA_Builder::mvmd_srli(unsigned fw, Value * a, unsigned shift) {
467    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_srli " + std::to_string(fw));
468    return mvmd_dslli(fw, Constant::getNullValue(fwVectorType(fw)), a, shift);
469}
470
471Value * IDISA_Builder::mvmd_dslli(unsigned fw, Value * a, Value * b, unsigned shift) {
472    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_dslli " + std::to_string(fw));
473    const auto field_count = mBitBlockWidth/fw;
474    Constant * Idxs[field_count];
475    for (unsigned i = 0; i < field_count; i++) {
476        Idxs[i] = getInt32(i + shift);
477    }
478    return CreateShuffleVector(fwCast(fw, b), fwCast(fw, a), ConstantVector::get({Idxs, field_count}));
479}
480
481Value * IDISA_Builder::bitblock_any(Value * a) {
482    Type * iBitBlock = getIntNTy(mBitBlockWidth);
483    return CreateICmpNE(CreateBitCast(a, iBitBlock),  ConstantInt::getNullValue(iBitBlock));
484}
485
486// full add producing {carryout, sum}
487std::pair<Value *, Value *> IDISA_Builder::bitblock_add_with_carry(Value * a, Value * b, Value * carryin) {
488    Value * carrygen = simd_and(a, b);
489    Value * carryprop = simd_or(a, b);
490    Value * sum = simd_add(mBitBlockWidth, simd_add(mBitBlockWidth, a, b), carryin);
491    Value * carryout = CreateBitCast(simd_or(carrygen, simd_and(carryprop, CreateNot(sum))), getIntNTy(mBitBlockWidth));
492    return std::pair<Value *, Value *>(bitCast(simd_srli(mBitBlockWidth, carryout, mBitBlockWidth - 1)), bitCast(sum));
493}
494
495// full shift producing {shiftout, shifted}
496std::pair<Value *, Value *> IDISA_Builder::bitblock_advance(Value * a, Value * shiftin, unsigned shift) {
497    Value * shiftin_bitblock = CreateBitCast(shiftin, getIntNTy(mBitBlockWidth));
498    Value * a_bitblock = CreateBitCast(a, getIntNTy(mBitBlockWidth));
499    Value * shifted = bitCast(CreateOr(CreateShl(a_bitblock, shift), shiftin_bitblock));
500    Value * shiftout = bitCast(CreateLShr(a_bitblock, mBitBlockWidth - shift));
501    return std::pair<Value *, Value *>(shiftout, shifted);
502}
503
504// full shift producing {shiftout, shifted}
505std::pair<Value *, Value *> IDISA_Builder::bitblock_indexed_advance(Value * strm, Value * index_strm, Value * shiftIn, unsigned shiftAmount) {
506    const unsigned bitWidth = getSizeTy()->getBitWidth();
507    Type * const iBitBlock = getIntNTy(getBitBlockWidth());
508    Value * const shiftVal = getSize(shiftAmount);
509    Value * extracted_bits = simd_pext(bitWidth, strm, index_strm);
510    Value * ix_popcounts = simd_popcount(bitWidth, index_strm);
511    const auto n = getBitBlockWidth() / bitWidth;
512    VectorType * const vecTy = VectorType::get(getSizeTy(), n);
513    if (LLVM_LIKELY(shiftAmount < bitWidth)) {
514        Value * carry = mvmd_extract(bitWidth, shiftIn, 0);
515        Value * result = UndefValue::get(vecTy);
516        for (unsigned i = 0; i < n; i++) {
517            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
518            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);
519            Value * adv = CreateOr(CreateShl(bits, shiftAmount), carry);
520            // We have two cases depending on whether the popcount of the index pack is < shiftAmount or not.
521            Value * popcount_small = CreateICmpULT(ix_popcnt, shiftVal);
522            Value * carry_if_popcount_small =
523                CreateOr(CreateShl(bits, CreateSub(shiftVal, ix_popcnt)),
524                            CreateLShr(carry, ix_popcnt));
525            Value * carry_if_popcount_large = CreateLShr(bits, CreateSub(ix_popcnt, shiftVal));
526            carry = CreateSelect(popcount_small, carry_if_popcount_small, carry_if_popcount_large);
527            result = mvmd_insert(bitWidth, result, adv, i);
528        }
529        Value * carryOut = mvmd_insert(bitWidth, allZeroes(), carry, 0);
530        return std::pair<Value *, Value *>{bitCast(carryOut), simd_pdep(bitWidth, result, index_strm)};
531    }
532    else if (shiftAmount <= mBitBlockWidth) {
533        // The shift amount is always greater than the popcount of the individual
534        // elements that we deal with.   This simplifies some of the logic.
535        Value * carry = CreateBitCast(shiftIn, iBitBlock);
536        Value * result = UndefValue::get(vecTy);
537        for (unsigned i = 0; i < n; i++) {
538            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
539            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);  // All these bits are shifted out (appended to carry).
540            result = mvmd_insert(bitWidth, result, mvmd_extract(bitWidth, carry, 0), i);
541            carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed, make room for new bits.
542            carry = CreateOr(carry, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(CreateSub(shiftVal, ix_popcnt), iBitBlock)));
543        }
544        return std::pair<Value *, Value *>{bitCast(carry), simd_pdep(bitWidth, result, index_strm)};
545    }
546    else {
547        // The shift amount is greater than the total popcount.   We will consume popcount
548        // bits from the shiftIn value only, and produce a carry out value of the selected bits.
549        Value * carry = CreateBitCast(shiftIn, iBitBlock);
550        Value * result = UndefValue::get(vecTy);
551        Value * carryOut = ConstantInt::getNullValue(iBitBlock);
552        Value * generated = getSize(0);
553        for (unsigned i = 0; i < n; i++) {
554            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
555            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);  // All these bits are shifted out (appended to carry).
556            result = mvmd_insert(bitWidth, result, mvmd_extract(bitWidth, carry, 0), i);
557            carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed.
558            carryOut = CreateOr(carryOut, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(generated, iBitBlock)));
559            generated = CreateAdd(generated, ix_popcnt);
560        }
561        return std::pair<Value *, Value *>{bitCast(carryOut), simd_pdep(bitWidth, result, index_strm)};
562    }
563}
564
565
566Value * IDISA_Builder::bitblock_mask_from(Value * pos) {
567    Type * const ty = getIntNTy(getBitBlockWidth());
568    Constant * const ONES = ConstantInt::getAllOnesValue(ty);
569    Constant * const ZEROES = ConstantInt::getNullValue(ty);
570    Constant * const BIT_BLOCK_WIDTH = ConstantInt::get(pos->getType(), getBitBlockWidth());
571    Value * const mask = CreateSelect(CreateICmpULT(pos, BIT_BLOCK_WIDTH), CreateShl(ONES, CreateZExt(pos, ty)), ZEROES);
572    return bitCast(mask);
573}
574
575Value * IDISA_Builder::bitblock_set_bit(Value * pos) {
576    Type * const ty = getIntNTy(getBitBlockWidth());
577    return bitCast(CreateShl(ConstantInt::get(ty, 1), CreateZExt(pos, ty)));
578}
579
580Value * IDISA_Builder::simd_and(Value * a, Value * b) {
581    return a->getType() == b->getType() ? CreateAnd(a, b) : CreateAnd(bitCast(a), bitCast(b));
582}
583
584Value * IDISA_Builder::simd_or(Value * a, Value * b) {
585    return a->getType() == b->getType() ? CreateOr(a, b) : CreateOr(bitCast(a), bitCast(b));
586}
587   
588Value * IDISA_Builder::simd_xor(Value * a, Value * b) {
589    return a->getType() == b->getType() ? CreateXor(a, b) : CreateXor(bitCast(a), bitCast(b));
590}
591
592Value * IDISA_Builder::simd_not(Value * a) {
593    return simd_xor(a, Constant::getAllOnesValue(a->getType()));
594}
595
596IDISA_Builder::IDISA_Builder(LLVMContext & C, unsigned vectorWidth, unsigned stride)
597: CBuilder(C)
598, mBitBlockWidth(vectorWidth)
599, mStride(stride)
600, mBitBlockType(VectorType::get(IntegerType::get(C, 64), vectorWidth / 64))
601, mZeroInitializer(Constant::getNullValue(mBitBlockType))
602, mOneInitializer(Constant::getAllOnesValue(mBitBlockType))
603, mPrintRegisterFunction(nullptr) {
604
605}
606
607IDISA_Builder::~IDISA_Builder() {
608
609}
610
611}
Note: See TracBrowser for help on using the repository browser.