source: icGREP/icgrep-devel/icgrep/IR_Gen/idisa_builder.cpp @ 5985

Last change on this file since 5985 was 5985, checked in by nmedfort, 14 months ago

Restructured MultiBlock? kernel. Removal of Swizzled buffers. Inclusion of PopCount? rates / non-linear access. Modifications to several kernels to better align them with the kernel and pipeline changes.

File size: 32.7 KB
Line 
1/*
2 *  Copyright (c) 2016 International Characters.
3 *  This software is licensed to the public under the Open Software License 3.0.
4 *  icgrep is a trademark of International Characters.
5 */
6
7#include "idisa_builder.h"
8#include <llvm/IR/IRBuilder.h>
9#include <llvm/IR/Constants.h>
10#include <llvm/IR/Intrinsics.h>
11#include <llvm/IR/Function.h>
12#include <llvm/IR/Module.h>
13#include <llvm/Support/raw_ostream.h>
14#include <llvm/IR/TypeBuilder.h>
15#include <toolchain/toolchain.h>
16
17using namespace llvm;
18
19namespace IDISA {
20
21VectorType * IDISA_Builder::fwVectorType(const unsigned fw) {
22    return VectorType::get(getIntNTy(fw), mBitBlockWidth / fw);
23}
24
25Value * IDISA_Builder::fwCast(const unsigned fw, Value * const a) {
26    VectorType * const ty = fwVectorType(fw);
27    assert (a->getType()->getPrimitiveSizeInBits() == ty->getPrimitiveSizeInBits());
28    return CreateBitCast(a, ty);
29}
30
31void IDISA_Builder::CallPrintRegister(const std::string & name, Value * const value) {
32    Module * const m = getModule();
33    Constant * printRegister = m->getFunction("PrintRegister");
34    if (LLVM_UNLIKELY(printRegister == nullptr)) {
35        FunctionType *FT = FunctionType::get(getVoidTy(), { PointerType::get(getInt8Ty(), 0), getBitBlockType() }, false);
36        Function * function = Function::Create(FT, Function::InternalLinkage, "PrintRegister", m);
37        auto arg = function->arg_begin();
38        std::string tmp;
39        raw_string_ostream out(tmp);
40        out << "%-40s =";
41        for(unsigned i = 0; i < (mBitBlockWidth / 8); ++i) {
42            out << " %02x";
43        }
44        out << '\n';
45        BasicBlock * entry = BasicBlock::Create(m->getContext(), "entry", function);
46        IRBuilder<> builder(entry);
47        std::vector<Value *> args;
48        args.push_back(GetString(out.str().c_str()));
49        Value * const name = &*(arg++);
50        name->setName("name");
51        args.push_back(name);
52        Value * value = &*arg;
53        value->setName("value");
54        Type * const byteVectorType = VectorType::get(getInt8Ty(), (mBitBlockWidth / 8));
55        value = builder.CreateBitCast(value, byteVectorType);
56        for(unsigned i = (mBitBlockWidth / 8); i != 0; --i) {
57            args.push_back(builder.CreateZExt(builder.CreateExtractElement(value, builder.getInt32(i - 1)), builder.getInt32Ty()));
58        }
59        builder.CreateCall(GetPrintf(), args);
60        builder.CreateRetVoid();
61
62        printRegister = function;
63    }
64    CreateCall(printRegister, {GetString(name.c_str()), CreateBitCast(value, mBitBlockType)});
65}
66
67Constant * IDISA_Builder::simd_himask(unsigned fw) {
68    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw/2)));
69}
70
71Constant * IDISA_Builder::simd_lomask(unsigned fw) {
72    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw/2)));
73}
74
75Value * IDISA_Builder::simd_fill(unsigned fw, Value * a) {
76    if (fw < 8) report_fatal_error("Unsupported field width: simd_fill " + std::to_string(fw));
77    const unsigned field_count = mBitBlockWidth/fw;
78    Type * singleFieldVecTy = VectorType::get(getIntNTy(fw), 1);
79    Value * aVec = CreateBitCast(a, singleFieldVecTy);
80    return CreateShuffleVector(aVec, UndefValue::get(singleFieldVecTy), Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
81}
82
83Value * IDISA_Builder::simd_add(unsigned fw, Value * a, Value * b) {
84    if (fw == 1) {
85        return simd_xor(a, b);
86    } else if (fw < 8) {
87        Constant * hi_bit_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
88                                                           APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, 1)));
89        Constant * lo_bit_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
90                                                           APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-1)));
91        Value * hi_xor = simd_xor(simd_and(a, hi_bit_mask), simd_and(b, hi_bit_mask));
92        Value * part_sum = simd_add(32, simd_and(a, lo_bit_mask), simd_and(b, lo_bit_mask));
93        return simd_xor(part_sum, hi_xor);
94    }
95    return CreateAdd(fwCast(fw, a), fwCast(fw, b));
96}
97
98Value * IDISA_Builder::simd_sub(unsigned fw, Value * a, Value * b) {
99    if (fw < 8) report_fatal_error("Unsupported field width: sub " + std::to_string(fw));
100    return CreateSub(fwCast(fw, a), fwCast(fw, b));
101}
102
103Value * IDISA_Builder::simd_mult(unsigned fw, Value * a, Value * b) {
104    if (fw < 8) report_fatal_error("Unsupported field width: mult " + std::to_string(fw));
105    return CreateMul(fwCast(fw, a), fwCast(fw, b));
106}
107
108Value * IDISA_Builder::simd_eq(unsigned fw, Value * a, Value * b) {
109    if (fw < 8) {
110        Value * eq_bits = simd_not(simd_xor(a, b));
111        if (fw == 1) return eq_bits;
112        eq_bits = simd_or(simd_and(simd_srli(32, simd_and(simd_himask(2), eq_bits), 1), eq_bits),
113                          simd_and(simd_slli(32, simd_and(simd_lomask(2), eq_bits), 1), eq_bits));
114        if (fw == 2) return eq_bits;
115        eq_bits = simd_or(simd_and(simd_srli(32, simd_and(simd_himask(4), eq_bits), 2), eq_bits),
116                          simd_and(simd_slli(32, simd_and(simd_lomask(4), eq_bits), 2), eq_bits));
117        return eq_bits;
118    }
119    return CreateSExt(CreateICmpEQ(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
120}
121
122Value * IDISA_Builder::simd_gt(unsigned fw, Value * a, Value * b) {
123    if (fw < 8) report_fatal_error("Unsupported field width: gt " + std::to_string(fw));
124    return CreateSExt(CreateICmpSGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
125}
126
127Value * IDISA_Builder::simd_ugt(unsigned fw, Value * a, Value * b) {
128    if (fw < 8) report_fatal_error("Unsupported field width: ugt " + std::to_string(fw));
129    return CreateSExt(CreateICmpUGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
130}
131
132Value * IDISA_Builder::simd_lt(unsigned fw, Value * a, Value * b) {
133    if (fw < 8) report_fatal_error("Unsupported field width: lt " + std::to_string(fw));
134    return CreateSExt(CreateICmpSLT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
135}
136
137Value * IDISA_Builder::simd_ult(unsigned fw, Value * a, Value * b) {
138    if (fw < 8) report_fatal_error("Unsupported field width: ult " + std::to_string(fw));
139    return CreateSExt(CreateICmpULT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
140}
141
142Value * IDISA_Builder::simd_max(unsigned fw, Value * a, Value * b) {
143    if (fw < 8) report_fatal_error("Unsupported field width: max " + std::to_string(fw));
144    Value * aVec = fwCast(fw, a);
145    Value * bVec = fwCast(fw, b);
146    return CreateSelect(CreateICmpSGT(aVec, bVec), aVec, bVec);
147}
148
149Value * IDISA_Builder::simd_umax(unsigned fw, Value * a, Value * b) {
150    if (fw < 8) report_fatal_error("Unsupported field width: umax " + std::to_string(fw));
151    Value * aVec = fwCast(fw, a);
152    Value * bVec = fwCast(fw, b);
153    return CreateSelect(CreateICmpUGT(aVec, bVec), aVec, bVec);
154}
155
156Value * IDISA_Builder::simd_min(unsigned fw, Value * a, Value * b) {
157    if (fw < 8) report_fatal_error("Unsupported field width: min " + std::to_string(fw));
158    Value * aVec = fwCast(fw, a);
159    Value * bVec = fwCast(fw, b);
160    return CreateSelect(CreateICmpSLT(aVec, bVec), aVec, bVec);
161}
162
163Value * IDISA_Builder::simd_umin(unsigned fw, Value * a, Value * b) {
164    if (fw < 8) report_fatal_error("Unsupported field width: umin " + std::to_string(fw));
165    Value * aVec = fwCast(fw, a);
166    Value * bVec = fwCast(fw, b);
167    return CreateSelect(CreateICmpULT(aVec, bVec), aVec, bVec);
168}
169
170Value * IDISA_Builder::mvmd_sll(unsigned fw, Value * value, Value * shift) {
171    VectorType * const vecTy = cast<VectorType>(value->getType());
172    IntegerType * const intTy = getIntNTy(vecTy->getBitWidth());
173    if (LLVM_UNLIKELY(codegen::DebugOptionIsSet(codegen::EnableAsserts))) {
174        Type * const ty = shift->getType();
175        Value * const scaled = CreateMul(shift, ConstantInt::get(ty, fw));
176        Value * const inbounds = CreateICmpULE(scaled, ConstantInt::get(ty, vecTy->getBitWidth()));
177        CreateAssert(inbounds, "shift exceeds vector width");
178    }
179    value = CreateBitCast(value, intTy);
180    shift = CreateZExtOrTrunc(CreateMul(shift, ConstantInt::get(shift->getType(), fw)), intTy);
181    return CreateBitCast(CreateShl(value, shift), vecTy);
182}
183
184Value * IDISA_Builder::mvmd_srl(unsigned fw, Value * value, Value * shift) {
185    VectorType * const vecTy = cast<VectorType>(value->getType());
186    IntegerType * const intTy = getIntNTy(vecTy->getBitWidth());
187    if (LLVM_UNLIKELY(codegen::DebugOptionIsSet(codegen::EnableAsserts))) {
188        Type * const ty = shift->getType();
189        Value * const scaled = CreateMul(shift, ConstantInt::get(ty, fw));
190        Value * const inbounds = CreateICmpULE(scaled, ConstantInt::get(ty, vecTy->getBitWidth()));
191        CreateAssert(inbounds, "shift exceeds vector width");
192    }
193    value = CreateBitCast(value, intTy);
194    shift = CreateZExtOrTrunc(CreateMul(shift, ConstantInt::get(shift->getType(), fw)), intTy);
195    return CreateBitCast(CreateLShr(value, shift), vecTy);
196}
197
198Value * IDISA_Builder::simd_slli(unsigned fw, Value * a, unsigned shift) {
199    if (fw < 16) {
200        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
201                                                          APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-shift)));
202        return CreateShl(fwCast(32, simd_and(a, value_mask)), shift);
203    }
204    return CreateShl(fwCast(fw, a), shift);
205}
206
207Value * IDISA_Builder::simd_srli(unsigned fw, Value * a, unsigned shift) {
208    if (fw < 16) {
209        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
210                                                          APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw-shift)));
211        return CreateLShr(fwCast(32, simd_and(a, value_mask)), shift);
212    }
213    return CreateLShr(fwCast(fw, a), shift);
214}
215
216Value * IDISA_Builder::simd_srai(unsigned fw, Value * a, unsigned shift) {
217    if (fw < 8) report_fatal_error("Unsupported field width: srai " + std::to_string(fw));
218    return CreateAShr(fwCast(fw, a), shift);
219}
220   
221Value * IDISA_Builder::simd_sllv(unsigned fw, Value * v, Value * shifts) {
222    if (fw >= 8) return CreateShl(fwCast(fw, v), fwCast(fw, shifts));
223    Value * w = v;
224    for (unsigned shft_amt = 1; shft_amt < fw; shft_amt *= 2) {
225        APInt bit_in_field(fw, shft_amt);
226        // To simulate shift within a fw, we need to mask off the high shft_amt bits of each element.
227        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
228                                                          APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-shft_amt)));
229        Constant * bit_select = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
230                                                          APInt::getSplat(mBitBlockWidth, bit_in_field));
231        Value * unshifted_field_mask = simd_eq(fw, simd_and(bit_select, shifts), allZeroes());
232        Value * fieldsToShift = simd_and(w, simd_and(value_mask, simd_not(unshifted_field_mask)));
233        w = simd_or(simd_and(w, unshifted_field_mask), simd_slli(32, fieldsToShift, shft_amt));
234    }
235    return w;
236}
237
238Value * IDISA_Builder::simd_srlv(unsigned fw, Value * v, Value * shifts) {
239    if (fw >= 8) return CreateLShr(fwCast(fw, v), fwCast(fw, shifts));
240    Value * w = v;
241    for (unsigned shft_amt = 1; shft_amt < fw; shft_amt *= 2) {
242        APInt bit_in_field(fw, shft_amt);
243        // To simulate shift within a fw, we need to mask off the low shft_amt bits of each element.
244        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
245                                                          APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw-shft_amt)));
246        Constant * bit_select = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
247                                                          APInt::getSplat(mBitBlockWidth, bit_in_field));
248        Value * unshifted_field_mask = simd_eq(fw, simd_and(bit_select, shifts), allZeroes());
249        Value * fieldsToShift = simd_and(w, simd_and(value_mask, simd_not(unshifted_field_mask)));
250        w = simd_or(simd_and(w, unshifted_field_mask), simd_srli(32, fieldsToShift, shft_amt));
251    }
252    return w;
253}
254
255Value * IDISA_Builder::simd_pext(unsigned fieldwidth, Value * v, Value * extract_mask) {
256    Value * delcounts = CreateNot(extract_mask);  // initially deletion counts per 1-bit field
257    Value * w = simd_and(extract_mask, v);
258    for (unsigned fw = 2; fw < fieldwidth; fw = fw * 2) {
259        Value * shift_fwd_field_mask = simd_lomask(fw*2);
260        Value * shift_back_field_mask = simd_himask(fw*2);
261        Value * shift_back_count_mask = simd_and(shift_back_field_mask, simd_lomask(fw));
262        Value * shift_fwd_amts = simd_srli(fw, simd_and(shift_fwd_field_mask, delcounts), fw/2);
263        Value * shift_back_amts = simd_and(shift_back_count_mask, delcounts);
264        w = simd_or(simd_sllv(fw, simd_and(w, shift_fwd_field_mask), shift_fwd_amts),
265                    simd_srlv(fw, simd_and(w, shift_back_field_mask), shift_back_amts));
266        delcounts = simd_add(fw, simd_and(simd_lomask(fw), delcounts), simd_srli(fw, delcounts, fw/2));
267    }
268    // Now shift back all fw fields.
269    Value * shift_back_amts = simd_and(simd_lomask(fieldwidth), delcounts);
270    w = simd_srlv(fieldwidth, w, shift_back_amts);
271    return w;
272}
273
274Value * IDISA_Builder::simd_pdep(unsigned fieldwidth, Value * v, Value * deposit_mask) {
275    // simd_pdep is implemented by reversing the process of simd_pext.
276    // First determine the deletion counts necessary for each stage of the process.
277    std::vector<Value *> delcounts;
278    delcounts.push_back(simd_not(deposit_mask)); // initially deletion counts per 1-bit field
279    for (unsigned fw = 2; fw < fieldwidth; fw = fw * 2) {
280        delcounts.push_back(simd_add(fw, simd_and(simd_lomask(fw), delcounts.back()), simd_srli(fw, delcounts.back(), fw/2)));
281    }
282    //
283    // Now reverse the pext process.  First reverse the final shift_back.
284    Value * pext_shift_back_amts = simd_and(simd_lomask(fieldwidth), delcounts.back());
285    Value * w = simd_sllv(fieldwidth, v, pext_shift_back_amts);
286   
287    //
288    // No work through the smaller field widths.
289    for (unsigned fw = fieldwidth/2; fw >= 2; fw = fw/2) {
290        delcounts.pop_back();
291        Value * pext_shift_fwd_field_mask = simd_lomask(fw*2);
292        Value * pext_shift_back_field_mask = simd_himask(fw*2);
293        Value * pext_shift_back_count_mask = simd_and(pext_shift_back_field_mask, simd_lomask(fw));
294        Value * pext_shift_fwd_amts = simd_srli(fw, simd_and(pext_shift_fwd_field_mask, delcounts.back()), fw/2);
295        Value * pext_shift_back_amts = simd_and(pext_shift_back_count_mask, delcounts.back());
296        w = simd_or(simd_srlv(fw, simd_and(w, pext_shift_fwd_field_mask), pext_shift_fwd_amts),
297                    simd_sllv(fw, simd_and(w, pext_shift_back_field_mask), pext_shift_back_amts));
298    }
299    return w;
300}
301
302Value * IDISA_Builder::simd_popcount(unsigned fw, Value * a) {
303    if (fw == 1) {
304        return a;
305    } else if (fw == 2) {
306        // For each 2-bit field ab we can use the subtraction ab - 0a to generate
307        // the popcount without carry/borrow from the neighbouring 2-bit field.
308        // case 00:  ab - 0a = 00 - 00 = 00
309        // case 01:  ab - 0a = 01 - 00 = 01
310        // case 10:  ab - 0a = 10 - 01 = 01 (no borrow)
311        // case 11:  ab - 0a = 11 - 01 = 10
312        return simd_sub(64, a, simd_srli(64, simd_and(simd_himask(2), a), 1));
313    } else if (fw <= 8) {
314        Value * c = simd_popcount(fw/2, a);
315        c = simd_add(64, simd_and(c, simd_lomask(fw)), simd_srli(fw, c, fw/2));
316        return c;
317    } else {
318        return CreatePopcount(fwCast(fw, a));
319    }
320}
321
322Value * IDISA_Builder::simd_bitreverse(unsigned fw, Value * a) {
323    /*  Pure sequential solution too slow!
324     Value * func = Intrinsic::getDeclaration(getModule(), Intrinsic::bitreverse, fwVectorType(fw));
325     return CreateCall(func, fwCast(fw, a));
326     */
327    if (fw > 8) {
328        // Reverse the bits of each byte and then use a byte shuffle to complete the job.
329        Value * bitrev8 = fwCast(8, simd_bitreverse(8, a));
330        const auto bytes_per_field = fw/8;
331        const auto byte_count = mBitBlockWidth / 8;
332        Constant * Idxs[byte_count];
333        for (unsigned i = 0; i < byte_count; i += bytes_per_field) {
334            for (unsigned j = 0; j < bytes_per_field; j++) {
335                Idxs[i + j] = getInt32(i + bytes_per_field - j - 1);
336            }
337        }
338        return CreateShuffleVector(bitrev8, UndefValue::get(fwVectorType(8)), ConstantVector::get({Idxs, byte_count}));
339    }
340    else {
341        if (fw > 2) {
342            a = simd_bitreverse(fw/2, a);
343        }
344        return simd_or(simd_srli(16, simd_and(a, simd_himask(fw)), fw/2), simd_slli(16, simd_and(a, simd_lomask(fw)), fw/2));
345    }
346}
347
348Value * IDISA_Builder::simd_if(unsigned fw, Value * cond, Value * a, Value * b) {
349    if (fw == 1) {
350        Value * a1 = bitCast(a);
351        Value * b1 = bitCast(b);
352        Value * c = bitCast(cond);
353        return CreateOr(CreateAnd(a1, c), CreateAnd(CreateXor(c, b1), b1));
354    } else {
355        if (fw < 8) report_fatal_error("Unsupported field width: simd_if " + std::to_string(fw));
356        Value * aVec = fwCast(fw, a);
357        Value * bVec = fwCast(fw, b);
358        return CreateSelect(CreateICmpSLT(cond, mZeroInitializer), aVec, bVec);
359    }
360}
361   
362Value * IDISA_Builder::esimd_mergeh(unsigned fw, Value * a, Value * b) {   
363    if (fw < 8) report_fatal_error("Unsupported field width: mergeh " + std::to_string(fw));
364    const auto field_count = mBitBlockWidth / fw;
365    Constant * Idxs[field_count];
366    for (unsigned i = 0; i < field_count / 2; i++) {
367        Idxs[2 * i] = getInt32(i + field_count / 2); // selects elements from first reg.
368        Idxs[2 * i + 1] = getInt32(i + field_count / 2 + field_count); // selects elements from second reg.
369    }
370    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
371}
372
373Value * IDISA_Builder::esimd_mergel(unsigned fw, Value * a, Value * b) {   
374    if (fw < 8) report_fatal_error("Unsupported field width: mergel " + std::to_string(fw));
375    const auto field_count = mBitBlockWidth / fw;
376    Constant * Idxs[field_count];
377    for (unsigned i = 0; i < field_count / 2; i++) {
378        Idxs[2 * i] = getInt32(i); // selects elements from first reg.
379        Idxs[2 * i + 1] = getInt32(i + field_count); // selects elements from second reg.
380    }
381    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
382}
383
384Value * IDISA_Builder::esimd_bitspread(unsigned fw, Value * bitmask) {
385    if (fw < 8) report_fatal_error("Unsupported field width: bitspread " + std::to_string(fw));
386    const auto field_count = mBitBlockWidth / fw;
387    Type * field_type = getIntNTy(fw);
388    Value * spread_field = CreateBitCast(CreateZExtOrTrunc(bitmask, field_type), VectorType::get(getIntNTy(fw), 1));
389    Value * undefVec = UndefValue::get(VectorType::get(getIntNTy(fw), 1));
390    Value * broadcast = CreateShuffleVector(spread_field, undefVec, Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
391    Constant * bitSel[field_count];
392    Constant * bitShift[field_count];
393    for (unsigned i = 0; i < field_count; i++) {
394        bitSel[i] = ConstantInt::get(field_type, 1 << i);
395        bitShift[i] = ConstantInt::get(field_type, i);
396    }
397    Value * bitSelVec = ConstantVector::get({bitSel, field_count});
398    Value * bitShiftVec = ConstantVector::get({bitShift, field_count});
399    return CreateLShr(CreateAnd(bitSelVec, broadcast), bitShiftVec);
400}
401
402Value * IDISA_Builder::hsimd_packh(unsigned fw, Value * a, Value * b) {
403    if (fw <= 8) {
404        const unsigned fw_wkg = 32;
405        Value * aLo = simd_srli(fw_wkg, a, fw/2);
406        Value * bLo = simd_srli(fw_wkg, b, fw/2);
407        return hsimd_packl(fw, aLo, bLo);
408    }
409    Value * aVec = fwCast(fw/2, a);
410    Value * bVec = fwCast(fw/2, b);
411    const auto field_count = 2 * mBitBlockWidth / fw;
412    Constant * Idxs[field_count];
413    for (unsigned i = 0; i < field_count; i++) {
414        Idxs[i] = getInt32(2 * i + 1);
415    }
416    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
417}
418
419Value * IDISA_Builder::hsimd_packl(unsigned fw, Value * a, Value * b) {
420    if (fw <= 8) {
421        const unsigned fw_wkg = 32;
422        Value * aLo = simd_srli(fw_wkg, a, fw/2);
423        Value * bLo = simd_srli(fw_wkg, b, fw/2);
424        return hsimd_packl(fw*2,
425                           bitCast(simd_or(simd_and(simd_himask(fw), aLo), simd_and(simd_lomask(fw), a))),
426                           bitCast(simd_or(simd_and(simd_himask(fw), bLo), simd_and(simd_lomask(fw), b))));
427    }
428    Value * aVec = fwCast(fw/2, a);
429    Value * bVec = fwCast(fw/2, b);
430    const auto field_count = 2 * mBitBlockWidth / fw;
431    Constant * Idxs[field_count];
432    for (unsigned i = 0; i < field_count; i++) {
433        Idxs[i] = getInt32(2 * i);
434    }
435    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
436}
437
438Value * IDISA_Builder::hsimd_packh_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
439    if (fw < 16) report_fatal_error("Unsupported field width: packh_in_lanes " + std::to_string(fw));
440    const unsigned fw_out = fw / 2;
441    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
442    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
443    const unsigned field_count = mBitBlockWidth / fw_out;
444    Constant * Idxs[field_count];
445    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
446        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
447        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
448            Idxs[j++] = getInt32(first_field_in_lane + (2 * i) + 1);
449        }
450        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
451            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i) + 1);
452        }
453    }
454    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
455}
456
457Value * IDISA_Builder::hsimd_packl_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
458    if (fw < 16) report_fatal_error("Unsupported field width: packl_in_lanes " + std::to_string(fw));
459    const unsigned fw_out = fw / 2;
460    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
461    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
462    const unsigned field_count = mBitBlockWidth / fw_out;
463    Constant * Idxs[field_count];
464    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
465        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
466        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
467            Idxs[j++] = getInt32(first_field_in_lane + (2 * i));
468        }
469        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
470            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i));
471        }
472    }
473    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
474}
475
476Value * IDISA_Builder::hsimd_signmask(unsigned fw, Value * a) {
477    if (fw < 8) report_fatal_error("Unsupported field width: hsimd_signmask " + std::to_string(fw));
478    Value * mask = CreateICmpSLT(fwCast(fw, a), ConstantAggregateZero::get(fwVectorType(fw)));
479    mask = CreateBitCast(mask, getIntNTy(mBitBlockWidth/fw));
480    if (mBitBlockWidth/fw < 32) return CreateZExt(mask, getInt32Ty());
481    else return mask;
482}
483
484Value * IDISA_Builder::mvmd_extract(unsigned fw, Value * a, unsigned fieldIndex) {
485    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_extract " + std::to_string(fw));
486    return CreateExtractElement(fwCast(fw, a), getInt32(fieldIndex));
487}
488
489Value * IDISA_Builder::mvmd_insert(unsigned fw, Value * blk, Value * elt, unsigned fieldIndex) {
490    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_insert " + std::to_string(fw));
491    return CreateInsertElement(fwCast(fw, blk), elt, getInt32(fieldIndex));
492}
493
494Value * IDISA_Builder::mvmd_slli(unsigned fw, Value * a, unsigned shift) {
495    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_slli " + std::to_string(fw));
496    Value * shifted = mvmd_dslli(fw, a, Constant::getNullValue(fwVectorType(fw)), shift);
497    return shifted;
498}
499
500Value * IDISA_Builder::mvmd_srli(unsigned fw, Value * a, unsigned shift) {
501    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_srli " + std::to_string(fw));
502    const auto field_count = mBitBlockWidth / fw;
503    return mvmd_dslli(fw, Constant::getNullValue(fwVectorType(fw)), a, field_count - shift);
504}
505
506Value * IDISA_Builder::mvmd_dslli(unsigned fw, Value * a, Value * b, unsigned shift) {
507    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_dslli " + std::to_string(fw));
508    const auto field_count = mBitBlockWidth/fw;
509    Constant * Idxs[field_count];
510    for (unsigned i = 0; i < field_count; i++) {
511        Idxs[i] = getInt32(i + field_count - shift);
512    }
513    return CreateShuffleVector(fwCast(fw, b), fwCast(fw, a), ConstantVector::get({Idxs, field_count}));
514}
515
516Value * IDISA_Builder::bitblock_any(Value * a) {
517    Type * iBitBlock = getIntNTy(mBitBlockWidth);
518    return CreateICmpNE(CreateBitCast(a, iBitBlock),  ConstantInt::getNullValue(iBitBlock));
519}
520
521// full add producing {carryout, sum}
522std::pair<Value *, Value *> IDISA_Builder::bitblock_add_with_carry(Value * a, Value * b, Value * carryin) {
523    Value * carrygen = simd_and(a, b);
524    Value * carryprop = simd_or(a, b);
525    Value * sum = simd_add(mBitBlockWidth, simd_add(mBitBlockWidth, a, b), carryin);
526    Value * carryout = CreateBitCast(simd_or(carrygen, simd_and(carryprop, CreateNot(sum))), getIntNTy(mBitBlockWidth));
527    return std::pair<Value *, Value *>(bitCast(simd_srli(mBitBlockWidth, carryout, mBitBlockWidth - 1)), bitCast(sum));
528}
529
530// full shift producing {shiftout, shifted}
531std::pair<Value *, Value *> IDISA_Builder::bitblock_advance(Value * a, Value * shiftin, unsigned shift) {
532    Value * shiftin_bitblock = CreateBitCast(shiftin, getIntNTy(mBitBlockWidth));
533    Value * a_bitblock = CreateBitCast(a, getIntNTy(mBitBlockWidth));
534    Value * shifted = bitCast(CreateOr(CreateShl(a_bitblock, shift), shiftin_bitblock));
535    Value * shiftout = bitCast(CreateLShr(a_bitblock, mBitBlockWidth - shift));
536    return std::pair<Value *, Value *>(shiftout, shifted);
537}
538
539// full shift producing {shiftout, shifted}
540std::pair<Value *, Value *> IDISA_Builder::bitblock_indexed_advance(Value * strm, Value * index_strm, Value * shiftIn, unsigned shiftAmount) {
541    const unsigned bitWidth = getSizeTy()->getBitWidth();
542    Type * const iBitBlock = getIntNTy(getBitBlockWidth());
543    Value * const shiftVal = getSize(shiftAmount);
544    Value * extracted_bits = simd_pext(bitWidth, strm, index_strm);
545    Value * ix_popcounts = simd_popcount(bitWidth, index_strm);
546    const auto n = getBitBlockWidth() / bitWidth;
547    VectorType * const vecTy = VectorType::get(getSizeTy(), n);
548    if (LLVM_LIKELY(shiftAmount < bitWidth)) {
549        Value * carry = mvmd_extract(bitWidth, shiftIn, 0);
550        Value * result = UndefValue::get(vecTy);
551        for (unsigned i = 0; i < n; i++) {
552            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
553            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);
554            Value * adv = CreateOr(CreateShl(bits, shiftAmount), carry);
555            // We have two cases depending on whether the popcount of the index pack is < shiftAmount or not.
556            Value * popcount_small = CreateICmpULT(ix_popcnt, shiftVal);
557            Value * carry_if_popcount_small =
558                CreateOr(CreateShl(bits, CreateSub(shiftVal, ix_popcnt)),
559                            CreateLShr(carry, ix_popcnt));
560            Value * carry_if_popcount_large = CreateLShr(bits, CreateSub(ix_popcnt, shiftVal));
561            carry = CreateSelect(popcount_small, carry_if_popcount_small, carry_if_popcount_large);
562            result = mvmd_insert(bitWidth, result, adv, i);
563        }
564        Value * carryOut = mvmd_insert(bitWidth, allZeroes(), carry, 0);
565        return std::pair<Value *, Value *>{bitCast(carryOut), simd_pdep(bitWidth, result, index_strm)};
566    }
567    else if (shiftAmount <= mBitBlockWidth) {
568        // The shift amount is always greater than the popcount of the individual
569        // elements that we deal with.   This simplifies some of the logic.
570        Value * carry = CreateBitCast(shiftIn, iBitBlock);
571        Value * result = UndefValue::get(vecTy);
572        for (unsigned i = 0; i < n; i++) {
573            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
574            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);  // All these bits are shifted out (appended to carry).
575            result = mvmd_insert(bitWidth, result, mvmd_extract(bitWidth, carry, 0), i);
576            carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed, make room for new bits.
577            carry = CreateOr(carry, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(CreateSub(shiftVal, ix_popcnt), iBitBlock)));
578        }
579        return std::pair<Value *, Value *>{bitCast(carry), simd_pdep(bitWidth, result, index_strm)};
580    }
581    else {
582        // The shift amount is greater than the total popcount.   We will consume popcount
583        // bits from the shiftIn value only, and produce a carry out value of the selected bits.
584        Value * carry = CreateBitCast(shiftIn, iBitBlock);
585        Value * result = UndefValue::get(vecTy);
586        Value * carryOut = ConstantInt::getNullValue(iBitBlock);
587        Value * generated = getSize(0);
588        for (unsigned i = 0; i < n; i++) {
589            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
590            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);  // All these bits are shifted out (appended to carry).
591            result = mvmd_insert(bitWidth, result, mvmd_extract(bitWidth, carry, 0), i);
592            carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed.
593            carryOut = CreateOr(carryOut, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(generated, iBitBlock)));
594            generated = CreateAdd(generated, ix_popcnt);
595        }
596        return std::pair<Value *, Value *>{bitCast(carryOut), simd_pdep(bitWidth, result, index_strm)};
597    }
598}
599
600
601Value * IDISA_Builder::bitblock_mask_from(Value * pos) {
602    Value * p = CreateZExtOrTrunc(pos, getSizeTy());
603    const unsigned fw = getSizeTy()->getBitWidth();
604    const auto field_count = mBitBlockWidth / fw;
605    Constant * fwVal = ConstantInt::get(getSizeTy(), fw);
606    Constant * poaBase[field_count];
607    for (unsigned i = 0; i < field_count; i++) {
608        poaBase[i] = ConstantInt::get(getSizeTy(), fw * i);
609    }
610    Value * posBaseVec = ConstantVector::get({poaBase, field_count});
611    Value * mask1 = CreateSExt(CreateICmpUGT(posBaseVec, simd_fill(fw, pos)), fwVectorType(fw));
612    Value * bitField = CreateShl(ConstantInt::getAllOnesValue(getSizeTy()), CreateURem(p, fwVal));
613    Value * inBitBlock = CreateICmpULT(p, getSize(mBitBlockWidth));
614    Value * fieldNo = CreateUDiv(p, fwVal);
615    Value * const final_mask = CreateSelect(inBitBlock, CreateInsertElement(mask1, bitField, fieldNo), mask1);
616    return bitCast(final_mask);
617}
618
619Value * IDISA_Builder::bitblock_set_bit(Value * pos) {
620    Value * p = CreateZExtOrTrunc(pos, getSizeTy());
621    const unsigned fw = getSizeTy()->getBitWidth();
622    Constant * fwVal = ConstantInt::get(getSizeTy(), fw);
623    Value * bitField = CreateShl(ConstantInt::get(getSizeTy(), 1), CreateURem(p, fwVal));
624    Value * fieldNo = CreateUDiv(p, fwVal);
625    return bitCast(CreateInsertElement(Constant::getNullValue(fwVectorType(fw)), bitField, fieldNo));
626}
627
628Value * IDISA_Builder::bitblock_popcount(Value * const to_count) {
629    const auto fieldWidth = getSizeTy()->getBitWidth();
630    auto fields = (getBitBlockWidth() / fieldWidth);
631    Value * fieldCounts = simd_popcount(fieldWidth, to_count);
632    while (fields > 1) {
633        fields /= 2;
634        fieldCounts = CreateAdd(fieldCounts, mvmd_srli(fieldWidth, fieldCounts, fields));
635    }
636    return mvmd_extract(fieldWidth, fieldCounts, 0);
637}
638
639Value * IDISA_Builder::simd_and(Value * a, Value * b) {
640    return a->getType() == b->getType() ? CreateAnd(a, b) : CreateAnd(bitCast(a), bitCast(b));
641}
642
643Value * IDISA_Builder::simd_or(Value * a, Value * b) {
644    return a->getType() == b->getType() ? CreateOr(a, b) : CreateOr(bitCast(a), bitCast(b));
645}
646   
647Value * IDISA_Builder::simd_xor(Value * a, Value * b) {
648    return a->getType() == b->getType() ? CreateXor(a, b) : CreateXor(bitCast(a), bitCast(b));
649}
650
651Value * IDISA_Builder::simd_not(Value * a) {
652    return simd_xor(a, Constant::getAllOnesValue(a->getType()));
653}
654
655IDISA_Builder::IDISA_Builder(LLVMContext & C, unsigned vectorWidth, unsigned stride)
656: CBuilder(C)
657, mBitBlockWidth(vectorWidth)
658, mStride(stride)
659, mBitBlockType(VectorType::get(IntegerType::get(C, 64), vectorWidth / 64))
660, mZeroInitializer(Constant::getNullValue(mBitBlockType))
661, mOneInitializer(Constant::getAllOnesValue(mBitBlockType))
662, mPrintRegisterFunction(nullptr) {
663
664}
665
666IDISA_Builder::~IDISA_Builder() {
667
668}
669
670}
Note: See TracBrowser for help on using the repository browser.