source: icGREP/icgrep-devel/icgrep/IR_Gen/idisa_builder.cpp @ 6076

Last change on this file since 6076 was 6076, checked in by cameron, 11 months ago

IDISA_SSSE3 builder; other IDISA operations

File size: 37.8 KB
Line 
1/*
2 *  Copyright (c) 2016 International Characters.
3 *  This software is licensed to the public under the Open Software License 3.0.
4 *  icgrep is a trademark of International Characters.
5 */
6
7#include "idisa_builder.h"
8#include <llvm/IR/IRBuilder.h>
9#include <llvm/IR/Constants.h>
10#include <llvm/IR/Intrinsics.h>
11#include <llvm/IR/Function.h>
12#include <llvm/IR/Module.h>
13#include <llvm/Support/raw_ostream.h>
14#include <llvm/IR/TypeBuilder.h>
15#include <toolchain/toolchain.h>
16
17using namespace llvm;
18
19namespace IDISA {
20
21VectorType * IDISA_Builder::fwVectorType(const unsigned fw) {
22    return VectorType::get(getIntNTy(fw), mBitBlockWidth / fw);
23}
24
25Value * IDISA_Builder::fwCast(const unsigned fw, Value * const a) {
26    VectorType * const ty = fwVectorType(fw);
27    assert (a->getType()->getPrimitiveSizeInBits() == ty->getPrimitiveSizeInBits());
28    return CreateBitCast(a, ty);
29}
30
31void IDISA_Builder::CallPrintRegisterCond(const std::string & regName, llvm::Value * const value, llvm::Value * const cond) {
32    BasicBlock* callBlock = this->CreateBasicBlock("callBlock");
33    BasicBlock* exitBlock = this->CreateBasicBlock("exitBlock");
34    this->CreateCondBr(cond, callBlock, exitBlock);
35
36    this->SetInsertPoint(callBlock);
37    this->CallPrintRegister(regName, value);
38
39    this->CreateBr(exitBlock);
40    this->SetInsertPoint(exitBlock);
41}
42
43void IDISA_Builder::CallPrintRegister(const std::string & name, Value * const value) {
44    Module * const m = getModule();
45    Constant * printRegister = m->getFunction("PrintRegister");
46    if (LLVM_UNLIKELY(printRegister == nullptr)) {
47        FunctionType *FT = FunctionType::get(getVoidTy(), { PointerType::get(getInt8Ty(), 0), getBitBlockType() }, false);
48        Function * function = Function::Create(FT, Function::InternalLinkage, "PrintRegister", m);
49        auto arg = function->arg_begin();
50        std::string tmp;
51        raw_string_ostream out(tmp);
52        out << "%-40s =";
53        for(unsigned i = 0; i < (mBitBlockWidth / 8); ++i) {
54            out << " %02x";
55        }
56        out << '\n';
57        BasicBlock * entry = BasicBlock::Create(m->getContext(), "entry", function);
58        IRBuilder<> builder(entry);
59        std::vector<Value *> args;
60        args.push_back(GetString(out.str().c_str()));
61        Value * const name = &*(arg++);
62        name->setName("name");
63        args.push_back(name);
64        Value * value = &*arg;
65        value->setName("value");
66        Type * const byteVectorType = VectorType::get(getInt8Ty(), (mBitBlockWidth / 8));
67        value = builder.CreateBitCast(value, byteVectorType);
68        for(unsigned i = (mBitBlockWidth / 8); i != 0; --i) {
69            args.push_back(builder.CreateZExt(builder.CreateExtractElement(value, builder.getInt32(i - 1)), builder.getInt32Ty()));
70        }
71        builder.CreateCall(GetPrintf(), args);
72        builder.CreateRetVoid();
73
74        printRegister = function;
75    }
76    CreateCall(printRegister, {GetString(name.c_str()), CreateBitCast(value, mBitBlockType)});
77}
78
79Constant * IDISA_Builder::simd_himask(unsigned fw) {
80    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw/2)));
81}
82
83Constant * IDISA_Builder::simd_lomask(unsigned fw) {
84    return Constant::getIntegerValue(getIntNTy(mBitBlockWidth), APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw/2)));
85}
86
87Value * IDISA_Builder::simd_fill(unsigned fw, Value * a) {
88    if (fw < 8) report_fatal_error("Unsupported field width: simd_fill " + std::to_string(fw));
89    const unsigned field_count = mBitBlockWidth/fw;
90    Type * singleFieldVecTy = VectorType::get(getIntNTy(fw), 1);
91    Value * aVec = CreateBitCast(a, singleFieldVecTy);
92    return CreateShuffleVector(aVec, UndefValue::get(singleFieldVecTy), Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
93}
94
95Value * IDISA_Builder::simd_add(unsigned fw, Value * a, Value * b) {
96    if (fw == 1) {
97        return simd_xor(a, b);
98    } else if (fw < 8) {
99        Constant * hi_bit_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
100                                                           APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, 1)));
101        Constant * lo_bit_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
102                                                           APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-1)));
103        Value * hi_xor = simd_xor(simd_and(a, hi_bit_mask), simd_and(b, hi_bit_mask));
104        Value * part_sum = simd_add(32, simd_and(a, lo_bit_mask), simd_and(b, lo_bit_mask));
105        return simd_xor(part_sum, hi_xor);
106    }
107    return CreateAdd(fwCast(fw, a), fwCast(fw, b));
108}
109
110Value * IDISA_Builder::simd_sub(unsigned fw, Value * a, Value * b) {
111    if (fw < 8) report_fatal_error("Unsupported field width: sub " + std::to_string(fw));
112    return CreateSub(fwCast(fw, a), fwCast(fw, b));
113}
114
115Value * IDISA_Builder::simd_mult(unsigned fw, Value * a, Value * b) {
116    if (fw < 8) report_fatal_error("Unsupported field width: mult " + std::to_string(fw));
117    return CreateMul(fwCast(fw, a), fwCast(fw, b));
118}
119
120Value * IDISA_Builder::simd_eq(unsigned fw, Value * a, Value * b) {
121    if (fw < 8) {
122        Value * eq_bits = simd_not(simd_xor(a, b));
123        if (fw == 1) return eq_bits;
124        eq_bits = simd_or(simd_and(simd_srli(32, simd_and(simd_himask(2), eq_bits), 1), eq_bits),
125                          simd_and(simd_slli(32, simd_and(simd_lomask(2), eq_bits), 1), eq_bits));
126        if (fw == 2) return eq_bits;
127        eq_bits = simd_or(simd_and(simd_srli(32, simd_and(simd_himask(4), eq_bits), 2), eq_bits),
128                          simd_and(simd_slli(32, simd_and(simd_lomask(4), eq_bits), 2), eq_bits));
129        return eq_bits;
130    }
131    return CreateSExt(CreateICmpEQ(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
132}
133
134Value * IDISA_Builder::simd_gt(unsigned fw, Value * a, Value * b) {
135    if (fw < 8) report_fatal_error("Unsupported field width: gt " + std::to_string(fw));
136    return CreateSExt(CreateICmpSGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
137}
138
139Value * IDISA_Builder::simd_ugt(unsigned fw, Value * a, Value * b) {
140    if (fw == 1) return simd_and(a, simd_not(b));
141    if (fw < 8) {
142        Value * half_ugt = simd_ugt(fw/2, a, b);
143        Value * half_eq = simd_eq(fw/2, a, b);
144        Value * ugt_0 = simd_or(simd_srli(fw, half_ugt, fw/2), simd_and(half_ugt, simd_srli(fw, half_eq, fw/2)));
145        return simd_or(ugt_0, simd_slli(32, ugt_0, fw/2));
146    }
147    if (fw < 8) report_fatal_error("Unsupported field width: ugt " + std::to_string(fw));
148    return CreateSExt(CreateICmpUGT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
149}
150
151Value * IDISA_Builder::simd_lt(unsigned fw, Value * a, Value * b) {
152    if (fw < 8) report_fatal_error("Unsupported field width: lt " + std::to_string(fw));
153    return CreateSExt(CreateICmpSLT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
154}
155
156Value * IDISA_Builder::simd_ult(unsigned fw, Value * a, Value * b) {
157    if (fw < 8) report_fatal_error("Unsupported field width: ult " + std::to_string(fw));
158    return CreateSExt(CreateICmpULT(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
159}
160
161Value * IDISA_Builder::simd_ule(unsigned fw, Value * a, Value * b) {
162    if (fw == 1) return simd_or(simd_not(a), b);
163    if (fw < 8) {
164        Value * hi_rslt = simd_and(simd_himask(2*fw), simd_ule(2*fw, simd_and(simd_himask(2*fw), a), b));
165        Value * lo_rslt = simd_and(simd_lomask(2*fw), simd_ule(2*fw, simd_and(simd_lomask(2*fw), a), simd_and(simd_lomask(2*fw), b)));
166        return simd_or(hi_rslt, lo_rslt);
167    }
168    return CreateSExt(CreateICmpULE(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
169}
170
171Value * IDISA_Builder::simd_uge(unsigned fw, Value * a, Value * b) {
172    if (fw == 1) return simd_or(a, simd_not(b));
173    if (fw < 8) {
174        Value * hi_rslt = simd_and(simd_himask(2*fw), simd_uge(2*fw, a, simd_and(simd_himask(2*fw), b)));
175        Value * lo_rslt = simd_and(simd_lomask(2*fw), simd_uge(2*fw, simd_and(simd_lomask(2*fw), a), simd_and(simd_lomask(2*fw), b)));
176        return simd_or(hi_rslt, lo_rslt);
177    }
178    if (fw < 8) report_fatal_error("Unsupported field width: ult " + std::to_string(fw));
179    return CreateSExt(CreateICmpUGE(fwCast(fw, a), fwCast(fw, b)), fwVectorType(fw));
180}
181
182Value * IDISA_Builder::simd_max(unsigned fw, Value * a, Value * b) {
183    if (fw < 8) report_fatal_error("Unsupported field width: max " + std::to_string(fw));
184    Value * aVec = fwCast(fw, a);
185    Value * bVec = fwCast(fw, b);
186    return CreateSelect(CreateICmpSGT(aVec, bVec), aVec, bVec);
187}
188
189Value * IDISA_Builder::simd_umax(unsigned fw, Value * a, Value * b) {
190    if (fw == 1) return simd_or(a, b);
191    if (fw < 8) {
192        Value * hi_rslt = simd_and(simd_himask(2*fw), simd_umax(2*fw, a, b));
193        Value * lo_rslt = simd_umax(2*fw, simd_and(simd_lomask(2*fw), a), simd_and(simd_lomask(2*fw), b));
194        return simd_or(hi_rslt, lo_rslt);
195    }
196    Value * aVec = fwCast(fw, a);
197    Value * bVec = fwCast(fw, b);
198    return CreateSelect(CreateICmpUGT(aVec, bVec), aVec, bVec);
199}
200
201Value * IDISA_Builder::simd_min(unsigned fw, Value * a, Value * b) {
202    if (fw < 8) report_fatal_error("Unsupported field width: min " + std::to_string(fw));
203    Value * aVec = fwCast(fw, a);
204    Value * bVec = fwCast(fw, b);
205    return CreateSelect(CreateICmpSLT(aVec, bVec), aVec, bVec);
206}
207
208Value * IDISA_Builder::simd_umin(unsigned fw, Value * a, Value * b) {
209    if (fw == 1) return simd_and(a, b);
210    if (fw < 8) {
211        Value * hi_rslt = simd_and(simd_himask(2*fw), simd_umin(2*fw, a, b));
212        Value * lo_rslt = simd_umin(2*fw, simd_and(simd_lomask(2*fw), a), simd_and(simd_lomask(2*fw), b));
213        return simd_or(hi_rslt, lo_rslt);
214    }
215    Value * aVec = fwCast(fw, a);
216    Value * bVec = fwCast(fw, b);
217    return CreateSelect(CreateICmpULT(aVec, bVec), aVec, bVec);
218}
219
220Value * IDISA_Builder::mvmd_sll(unsigned fw, Value * value, Value * shift) {
221    VectorType * const vecTy = cast<VectorType>(value->getType());
222    IntegerType * const intTy = getIntNTy(vecTy->getBitWidth());
223    if (LLVM_UNLIKELY(codegen::DebugOptionIsSet(codegen::EnableAsserts))) {
224        Type * const ty = shift->getType();
225        Value * const scaled = CreateMul(shift, ConstantInt::get(ty, fw));
226        Value * const inbounds = CreateICmpULE(scaled, ConstantInt::get(ty, vecTy->getBitWidth()));
227        CreateAssert(inbounds, "shift exceeds vector width");
228    }
229    value = CreateBitCast(value, intTy);
230    shift = CreateZExtOrTrunc(CreateMul(shift, ConstantInt::get(shift->getType(), fw)), intTy);
231    return CreateBitCast(CreateShl(value, shift), vecTy);
232}
233
234Value * IDISA_Builder::mvmd_dsll(unsigned fw, Value * a, Value * b, Value * shift) {
235    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_dsll " + std::to_string(fw));
236    const auto field_count = mBitBlockWidth/fw;
237    Type * fwTy = getIntNTy(fw);
238   
239    Constant * Idxs[field_count];
240    for (unsigned i = 0; i < field_count; i++) {
241        Idxs[i] = ConstantInt::get(fwTy, i + field_count);
242    }
243    Value * shuffle_indexes = simd_sub(fw, ConstantVector::get({Idxs, field_count}), simd_fill(fw, shift));
244    Value * rslt = mvmd_shuffle2(fw, fwCast(fw, b), fwCast(fw, a), shuffle_indexes);
245    return rslt;
246}
247
248Value * IDISA_Builder::mvmd_srl(unsigned fw, Value * value, Value * shift) {
249    VectorType * const vecTy = cast<VectorType>(value->getType());
250    IntegerType * const intTy = getIntNTy(vecTy->getBitWidth());
251    if (LLVM_UNLIKELY(codegen::DebugOptionIsSet(codegen::EnableAsserts))) {
252        Type * const ty = shift->getType();
253        Value * const scaled = CreateMul(shift, ConstantInt::get(ty, fw));
254        Value * const inbounds = CreateICmpULE(scaled, ConstantInt::get(ty, vecTy->getBitWidth()));
255        CreateAssert(inbounds, "shift exceeds vector width");
256    }
257    value = CreateBitCast(value, intTy);
258    shift = CreateZExtOrTrunc(CreateMul(shift, ConstantInt::get(shift->getType(), fw)), intTy);
259    return CreateBitCast(CreateLShr(value, shift), vecTy);
260}
261
262Value * IDISA_Builder::simd_slli(unsigned fw, Value * a, unsigned shift) {
263    if (fw < 16) {
264        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
265                                                          APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-shift)));
266        return CreateShl(fwCast(32, simd_and(a, value_mask)), shift);
267    }
268    return CreateShl(fwCast(fw, a), shift);
269}
270
271Value * IDISA_Builder::simd_srli(unsigned fw, Value * a, unsigned shift) {
272    if (fw < 16) {
273        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
274                                                          APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw-shift)));
275        return CreateLShr(fwCast(32, simd_and(a, value_mask)), shift);
276    }
277    return CreateLShr(fwCast(fw, a), shift);
278}
279
280Value * IDISA_Builder::simd_srai(unsigned fw, Value * a, unsigned shift) {
281    if (fw < 8) report_fatal_error("Unsupported field width: srai " + std::to_string(fw));
282    return CreateAShr(fwCast(fw, a), shift);
283}
284   
285Value * IDISA_Builder::simd_sllv(unsigned fw, Value * v, Value * shifts) {
286    if (fw >= 8) return CreateShl(fwCast(fw, v), fwCast(fw, shifts));
287    Value * w = v;
288    for (unsigned shft_amt = 1; shft_amt < fw; shft_amt *= 2) {
289        APInt bit_in_field(fw, shft_amt);
290        // To simulate shift within a fw, we need to mask off the high shft_amt bits of each element.
291        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
292                                                          APInt::getSplat(mBitBlockWidth, APInt::getLowBitsSet(fw, fw-shft_amt)));
293        Constant * bit_select = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
294                                                          APInt::getSplat(mBitBlockWidth, bit_in_field));
295        Value * unshifted_field_mask = simd_eq(fw, simd_and(bit_select, shifts), allZeroes());
296        Value * fieldsToShift = simd_and(w, simd_and(value_mask, simd_not(unshifted_field_mask)));
297        w = simd_or(simd_and(w, unshifted_field_mask), simd_slli(32, fieldsToShift, shft_amt));
298    }
299    return w;
300}
301
302Value * IDISA_Builder::simd_srlv(unsigned fw, Value * v, Value * shifts) {
303    if (fw >= 8) return CreateLShr(fwCast(fw, v), fwCast(fw, shifts));
304    Value * w = v;
305    for (unsigned shft_amt = 1; shft_amt < fw; shft_amt *= 2) {
306        APInt bit_in_field(fw, shft_amt);
307        // To simulate shift within a fw, we need to mask off the low shft_amt bits of each element.
308        Constant * value_mask = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
309                                                          APInt::getSplat(mBitBlockWidth, APInt::getHighBitsSet(fw, fw-shft_amt)));
310        Constant * bit_select = Constant::getIntegerValue(getIntNTy(mBitBlockWidth),
311                                                          APInt::getSplat(mBitBlockWidth, bit_in_field));
312        Value * unshifted_field_mask = simd_eq(fw, simd_and(bit_select, shifts), allZeroes());
313        Value * fieldsToShift = simd_and(w, simd_and(value_mask, simd_not(unshifted_field_mask)));
314        w = simd_or(simd_and(w, unshifted_field_mask), simd_srli(32, fieldsToShift, shft_amt));
315    }
316    return w;
317}
318
319Value * IDISA_Builder::simd_pext(unsigned fieldwidth, Value * v, Value * extract_mask) {
320    Value * delcounts = CreateNot(extract_mask);  // initially deletion counts per 1-bit field
321    Value * w = simd_and(extract_mask, v);
322    for (unsigned fw = 2; fw < fieldwidth; fw = fw * 2) {
323        Value * shift_fwd_field_mask = simd_lomask(fw*2);
324        Value * shift_back_field_mask = simd_himask(fw*2);
325        Value * shift_back_count_mask = simd_and(shift_back_field_mask, simd_lomask(fw));
326        Value * shift_fwd_amts = simd_srli(fw, simd_and(shift_fwd_field_mask, delcounts), fw/2);
327        Value * shift_back_amts = simd_and(shift_back_count_mask, delcounts);
328        w = simd_or(simd_sllv(fw, simd_and(w, shift_fwd_field_mask), shift_fwd_amts),
329                    simd_srlv(fw, simd_and(w, shift_back_field_mask), shift_back_amts));
330        delcounts = simd_add(fw, simd_and(simd_lomask(fw), delcounts), simd_srli(fw, delcounts, fw/2));
331    }
332    // Now shift back all fw fields.
333    Value * shift_back_amts = simd_and(simd_lomask(fieldwidth), delcounts);
334    w = simd_srlv(fieldwidth, w, shift_back_amts);
335    return w;
336}
337
338Value * IDISA_Builder::simd_pdep(unsigned fieldwidth, Value * v, Value * deposit_mask) {
339    // simd_pdep is implemented by reversing the process of simd_pext.
340    // First determine the deletion counts necessary for each stage of the process.
341    std::vector<Value *> delcounts;
342    delcounts.push_back(simd_not(deposit_mask)); // initially deletion counts per 1-bit field
343    for (unsigned fw = 2; fw < fieldwidth; fw = fw * 2) {
344        delcounts.push_back(simd_add(fw, simd_and(simd_lomask(fw), delcounts.back()), simd_srli(fw, delcounts.back(), fw/2)));
345    }
346    //
347    // Now reverse the pext process.  First reverse the final shift_back.
348    Value * pext_shift_back_amts = simd_and(simd_lomask(fieldwidth), delcounts.back());
349    Value * w = simd_sllv(fieldwidth, v, pext_shift_back_amts);
350    //
351    // No work through the smaller field widths.
352    for (unsigned fw = fieldwidth/2; fw >= 2; fw = fw/2) {
353        delcounts.pop_back();
354        Value * pext_shift_fwd_field_mask = simd_lomask(fw*2);
355        Value * pext_shift_back_field_mask = simd_himask(fw*2);
356        Value * pext_shift_back_count_mask = simd_and(pext_shift_back_field_mask, simd_lomask(fw));
357        Value * pext_shift_fwd_amts = simd_srli(fw, simd_and(pext_shift_fwd_field_mask, delcounts.back()), fw/2);
358        Value * pext_shift_back_amts = simd_and(pext_shift_back_count_mask, delcounts.back());
359        w = simd_or(simd_srlv(fw, simd_and(w, pext_shift_fwd_field_mask), pext_shift_fwd_amts),
360                    simd_sllv(fw, simd_and(w, pext_shift_back_field_mask), pext_shift_back_amts));
361    }
362    return CreateAnd(w, deposit_mask);
363}
364
365Value * IDISA_Builder::simd_popcount(unsigned fw, Value * a) {
366    if (fw == 1) {
367        return a;
368    } else if (fw == 2) {
369        // For each 2-bit field ab we can use the subtraction ab - 0a to generate
370        // the popcount without carry/borrow from the neighbouring 2-bit field.
371        // case 00:  ab - 0a = 00 - 00 = 00
372        // case 01:  ab - 0a = 01 - 00 = 01
373        // case 10:  ab - 0a = 10 - 01 = 01 (no borrow)
374        // case 11:  ab - 0a = 11 - 01 = 10
375        return simd_sub(64, a, simd_srli(64, simd_and(simd_himask(2), a), 1));
376    } else if (fw <= 8) {
377        Value * c = simd_popcount(fw/2, a);
378        c = simd_add(64, simd_and(c, simd_lomask(fw)), simd_srli(fw, c, fw/2));
379        return c;
380    } else {
381        return CreatePopcount(fwCast(fw, a));
382    }
383}
384
385Value * IDISA_Builder::simd_bitreverse(unsigned fw, Value * a) {
386    /*  Pure sequential solution too slow!
387     Value * func = Intrinsic::getDeclaration(getModule(), Intrinsic::bitreverse, fwVectorType(fw));
388     return CreateCall(func, fwCast(fw, a));
389     */
390    if (fw > 8) {
391        // Reverse the bits of each byte and then use a byte shuffle to complete the job.
392        Value * bitrev8 = fwCast(8, simd_bitreverse(8, a));
393        const auto bytes_per_field = fw/8;
394        const auto byte_count = mBitBlockWidth / 8;
395        Constant * Idxs[byte_count];
396        for (unsigned i = 0; i < byte_count; i += bytes_per_field) {
397            for (unsigned j = 0; j < bytes_per_field; j++) {
398                Idxs[i + j] = getInt32(i + bytes_per_field - j - 1);
399            }
400        }
401        return CreateShuffleVector(bitrev8, UndefValue::get(fwVectorType(8)), ConstantVector::get({Idxs, byte_count}));
402    }
403    else {
404        if (fw > 2) {
405            a = simd_bitreverse(fw/2, a);
406        }
407        return simd_or(simd_srli(16, simd_and(a, simd_himask(fw)), fw/2), simd_slli(16, simd_and(a, simd_lomask(fw)), fw/2));
408    }
409}
410
411Value * IDISA_Builder::simd_if(unsigned fw, Value * cond, Value * a, Value * b) {
412    if (fw == 1) {
413        Value * a1 = bitCast(a);
414        Value * b1 = bitCast(b);
415        Value * c = bitCast(cond);
416        return CreateOr(CreateAnd(a1, c), CreateAnd(CreateXor(c, b1), b1));
417    } else {
418        if (fw < 8) report_fatal_error("Unsupported field width: simd_if " + std::to_string(fw));
419        Value * aVec = fwCast(fw, a);
420        Value * bVec = fwCast(fw, b);
421        return CreateSelect(CreateICmpSLT(cond, mZeroInitializer), aVec, bVec);
422    }
423}
424   
425Value * IDISA_Builder::esimd_mergeh(unsigned fw, Value * a, Value * b) {   
426    if (fw == 4) {
427        Value * abh = simd_or(simd_and(simd_himask(fw*2), b), simd_srli(32, simd_and(simd_himask(fw*2), a), fw));
428        Value * abl = simd_or(simd_slli(32, simd_and(simd_lomask(fw*2), b), fw), simd_and(simd_lomask(fw*2), a));
429        return esimd_mergeh(fw * 2, abl, abh);
430    }
431    if (fw < 4) report_fatal_error("Unsupported field width: mergeh " + std::to_string(fw));
432    const auto field_count = mBitBlockWidth / fw;
433    Constant * Idxs[field_count];
434    for (unsigned i = 0; i < field_count / 2; i++) {
435        Idxs[2 * i] = getInt32(i + field_count / 2); // selects elements from first reg.
436        Idxs[2 * i + 1] = getInt32(i + field_count / 2 + field_count); // selects elements from second reg.
437    }
438    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
439}
440
441Value * IDISA_Builder::esimd_mergel(unsigned fw, Value * a, Value * b) {
442    if (fw == 4) {
443        Value * abh = simd_or(simd_and(simd_himask(fw*2), b), simd_srli(32, simd_and(simd_himask(fw*2), a), fw));
444        Value * abl = simd_or(simd_slli(32, simd_and(simd_lomask(fw*2), b), fw), simd_and(simd_lomask(fw*2), a));
445        return esimd_mergel(fw * 2, abl, abh);
446    }
447    if (fw < 4) report_fatal_error("Unsupported field width: mergel " + std::to_string(fw));
448    const auto field_count = mBitBlockWidth / fw;
449    Constant * Idxs[field_count];
450    for (unsigned i = 0; i < field_count / 2; i++) {
451        Idxs[2 * i] = getInt32(i); // selects elements from first reg.
452        Idxs[2 * i + 1] = getInt32(i + field_count); // selects elements from second reg.
453    }
454    return CreateShuffleVector(fwCast(fw, a), fwCast(fw, b), ConstantVector::get({Idxs, field_count}));
455}
456
457Value * IDISA_Builder::esimd_bitspread(unsigned fw, Value * bitmask) {
458    if (fw < 8) report_fatal_error("Unsupported field width: bitspread " + std::to_string(fw));
459    const auto field_count = mBitBlockWidth / fw;
460    Type * field_type = getIntNTy(fw);
461    Value * spread_field = CreateBitCast(CreateZExtOrTrunc(bitmask, field_type), VectorType::get(getIntNTy(fw), 1));
462    Value * undefVec = UndefValue::get(VectorType::get(getIntNTy(fw), 1));
463    Value * broadcast = CreateShuffleVector(spread_field, undefVec, Constant::getNullValue(VectorType::get(getInt32Ty(), field_count)));
464    Constant * bitSel[field_count];
465    Constant * bitShift[field_count];
466    for (unsigned i = 0; i < field_count; i++) {
467        bitSel[i] = ConstantInt::get(field_type, 1 << i);
468        bitShift[i] = ConstantInt::get(field_type, i);
469    }
470    Value * bitSelVec = ConstantVector::get({bitSel, field_count});
471    Value * bitShiftVec = ConstantVector::get({bitShift, field_count});
472    return CreateLShr(CreateAnd(bitSelVec, broadcast), bitShiftVec);
473}
474
475Value * IDISA_Builder::hsimd_packh(unsigned fw, Value * a, Value * b) {
476    if (fw <= 8) {
477        const unsigned fw_wkg = 32;
478        Value * aLo = simd_srli(fw_wkg, a, fw/2);
479        Value * bLo = simd_srli(fw_wkg, b, fw/2);
480        return hsimd_packl(fw, aLo, bLo);
481    }
482    Value * aVec = fwCast(fw/2, a);
483    Value * bVec = fwCast(fw/2, b);
484    const auto field_count = 2 * mBitBlockWidth / fw;
485    Constant * Idxs[field_count];
486    for (unsigned i = 0; i < field_count; i++) {
487        Idxs[i] = getInt32(2 * i + 1);
488    }
489    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
490}
491
492Value * IDISA_Builder::hsimd_packl(unsigned fw, Value * a, Value * b) {
493    if (fw <= 8) {
494        const unsigned fw_wkg = 32;
495        Value * aLo = simd_srli(fw_wkg, a, fw/2);
496        Value * bLo = simd_srli(fw_wkg, b, fw/2);
497        return hsimd_packl(fw*2,
498                           bitCast(simd_or(simd_and(simd_himask(fw), aLo), simd_and(simd_lomask(fw), a))),
499                           bitCast(simd_or(simd_and(simd_himask(fw), bLo), simd_and(simd_lomask(fw), b))));
500    }
501    Value * aVec = fwCast(fw/2, a);
502    Value * bVec = fwCast(fw/2, b);
503    const auto field_count = 2 * mBitBlockWidth / fw;
504    Constant * Idxs[field_count];
505    for (unsigned i = 0; i < field_count; i++) {
506        Idxs[i] = getInt32(2 * i);
507    }
508    return CreateShuffleVector(aVec, bVec, ConstantVector::get({Idxs, field_count}));
509}
510
511Value * IDISA_Builder::hsimd_packh_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
512    if (fw < 16) report_fatal_error("Unsupported field width: packh_in_lanes " + std::to_string(fw));
513    const unsigned fw_out = fw / 2;
514    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
515    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
516    const unsigned field_count = mBitBlockWidth / fw_out;
517    Constant * Idxs[field_count];
518    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
519        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
520        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
521            Idxs[j++] = getInt32(first_field_in_lane + (2 * i) + 1);
522        }
523        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
524            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i) + 1);
525        }
526    }
527    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
528}
529
530Value * IDISA_Builder::hsimd_packl_in_lanes(unsigned lanes, unsigned fw, Value * a, Value * b) {
531    if (fw < 16) report_fatal_error("Unsupported field width: packl_in_lanes " + std::to_string(fw));
532    const unsigned fw_out = fw / 2;
533    const unsigned fields_per_lane = mBitBlockWidth / (fw_out * lanes);
534    const unsigned field_offset_for_b = mBitBlockWidth / fw_out;
535    const unsigned field_count = mBitBlockWidth / fw_out;
536    Constant * Idxs[field_count];
537    for (unsigned lane = 0, j = 0; lane < lanes; lane++) {
538        const unsigned first_field_in_lane = lane * fields_per_lane; // every second field
539        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
540            Idxs[j++] = getInt32(first_field_in_lane + (2 * i));
541        }
542        for (unsigned i = 0; i < fields_per_lane / 2; i++) {
543            Idxs[j++] = getInt32(field_offset_for_b + first_field_in_lane + (2 * i));
544        }
545    }
546    return CreateShuffleVector(fwCast(fw_out, a), fwCast(fw_out, b), ConstantVector::get({Idxs, field_count}));
547}
548
549Value * IDISA_Builder::hsimd_signmask(unsigned fw, Value * a) {
550    if (fw < 8) report_fatal_error("Unsupported field width: hsimd_signmask " + std::to_string(fw));
551    Value * mask = CreateICmpSLT(fwCast(fw, a), ConstantAggregateZero::get(fwVectorType(fw)));
552    mask = CreateBitCast(mask, getIntNTy(mBitBlockWidth/fw));
553    if (mBitBlockWidth/fw < 32) return CreateZExt(mask, getInt32Ty());
554    else return mask;
555}
556
557Value * IDISA_Builder::mvmd_extract(unsigned fw, Value * a, unsigned fieldIndex) {
558    if (fw < 8) {
559        unsigned byte_no = (fieldIndex * fw) / 8;
560        unsigned intrabyte_shift = (fieldIndex * fw) % 8;
561        Value * byte = CreateExtractElement(fwCast(8, a), getInt32(byte_no));
562        return CreateTrunc(CreateLShr(byte, getInt8(intrabyte_shift)), getIntNTy(fw));
563    }
564    return CreateExtractElement(fwCast(fw, a), getInt32(fieldIndex));
565}
566
567Value * IDISA_Builder::mvmd_insert(unsigned fw, Value * a, Value * elt, unsigned fieldIndex) {
568    if (fw < 8) {
569        unsigned byte_no = (fieldIndex * fw) / 8;
570        unsigned intrabyte_shift = (fieldIndex * fw) % 8;
571        unsigned field_mask = ((1 << fw) - 1) << intrabyte_shift;
572        Value * byte = CreateAnd(CreateExtractElement(fwCast(8, a), getInt32(byte_no)), getInt8(0xFF &~ field_mask));
573        byte = CreateOr(byte, CreateShl(CreateZExtOrTrunc(elt, getInt8Ty()), getInt8(intrabyte_shift)));
574        return CreateInsertElement(fwCast(8, a), byte, getInt32(byte_no));
575    }
576    return CreateInsertElement(fwCast(fw, a), elt, getInt32(fieldIndex));
577}
578
579Value * IDISA_Builder::mvmd_slli(unsigned fw, Value * a, unsigned shift) {
580    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_slli " + std::to_string(fw));
581    Value * shifted = mvmd_dslli(fw, a, Constant::getNullValue(fwVectorType(fw)), shift);
582    return shifted;
583}
584
585Value * IDISA_Builder::mvmd_srli(unsigned fw, Value * a, unsigned shift) {
586    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_srli " + std::to_string(fw));
587    const auto field_count = mBitBlockWidth / fw;
588    return mvmd_dslli(fw, Constant::getNullValue(fwVectorType(fw)), a, field_count - shift);
589}
590
591Value * IDISA_Builder::mvmd_dslli(unsigned fw, Value * a, Value * b, unsigned shift) {
592    if (fw < 8) report_fatal_error("Unsupported field width: mvmd_dslli " + std::to_string(fw));
593    const auto field_count = mBitBlockWidth/fw;
594    Constant * Idxs[field_count];
595    for (unsigned i = 0; i < field_count; i++) {
596        Idxs[i] = getInt32(i + field_count - shift);
597    }
598    return CreateShuffleVector(fwCast(fw, b), fwCast(fw, a), ConstantVector::get({Idxs, field_count}));
599}
600
601Value * IDISA_Builder::mvmd_shuffle(unsigned fw, Value * table, Value * index_vector) {
602    report_fatal_error("Unsupported field width: mvmd_shuffle " + std::to_string(fw));
603}
604   
605Value * IDISA_Builder::mvmd_shuffle2(unsigned fw, Value * table0, Value * table1, Value * index_vector) {
606    //  Use two shuffles, with selection by the bit value within the shuffle_table.
607    const auto field_count = mBitBlockWidth/fw;
608    Constant * selectorSplat = ConstantVector::getSplat(field_count, ConstantInt::get(getIntNTy(fw), field_count));
609    Value * selectMask = simd_eq(fw, simd_and(index_vector, selectorSplat), selectorSplat);
610    Value * tbl = simd_and(index_vector, simd_not(selectorSplat));
611    Value * rslt= simd_or(simd_and(mvmd_shuffle(fw, table0, index_vector), simd_not(selectMask)), simd_and(mvmd_shuffle(fw, table1, index_vector), selectMask));
612    return rslt;
613}
614   
615
616llvm::Value * IDISA_Builder::mvmd_compress(unsigned fw, llvm::Value * a, llvm::Value * select_mask) {
617    report_fatal_error("Unsupported field width: mvmd_compress " + std::to_string(fw));
618}
619
620Value * IDISA_Builder::bitblock_any(Value * a) {
621    Type * iBitBlock = getIntNTy(mBitBlockWidth);
622    return CreateICmpNE(CreateBitCast(a, iBitBlock),  ConstantInt::getNullValue(iBitBlock));
623}
624
625// full add producing {carryout, sum}
626std::pair<Value *, Value *> IDISA_Builder::bitblock_add_with_carry(Value * a, Value * b, Value * carryin) {
627    Value * carrygen = simd_and(a, b);
628    Value * carryprop = simd_or(a, b);
629    Value * sum = simd_add(mBitBlockWidth, simd_add(mBitBlockWidth, a, b), carryin);
630    Value * carryout = CreateBitCast(simd_or(carrygen, simd_and(carryprop, CreateNot(sum))), getIntNTy(mBitBlockWidth));
631    return std::pair<Value *, Value *>(bitCast(simd_srli(mBitBlockWidth, carryout, mBitBlockWidth - 1)), bitCast(sum));
632}
633
634// full shift producing {shiftout, shifted}
635std::pair<Value *, Value *> IDISA_Builder::bitblock_advance(Value * a, Value * shiftin, unsigned shift) {
636    Value * shiftin_bitblock = CreateBitCast(shiftin, getIntNTy(mBitBlockWidth));
637    Value * a_bitblock = CreateBitCast(a, getIntNTy(mBitBlockWidth));
638    Value * shifted = bitCast(CreateOr(CreateShl(a_bitblock, shift), shiftin_bitblock));
639    Value * shiftout = bitCast(CreateLShr(a_bitblock, mBitBlockWidth - shift));
640    return std::pair<Value *, Value *>(shiftout, shifted);
641}
642
643// full shift producing {shiftout, shifted}
644std::pair<Value *, Value *> IDISA_Builder::bitblock_indexed_advance(Value * strm, Value * index_strm, Value * shiftIn, unsigned shiftAmount) {
645    const unsigned bitWidth = getSizeTy()->getBitWidth();
646    Type * const iBitBlock = getIntNTy(getBitBlockWidth());
647    Value * const shiftVal = getSize(shiftAmount);
648    Value * extracted_bits = simd_pext(bitWidth, strm, index_strm);
649    Value * ix_popcounts = simd_popcount(bitWidth, index_strm);
650    const auto n = getBitBlockWidth() / bitWidth;
651    VectorType * const vecTy = VectorType::get(getSizeTy(), n);
652    if (LLVM_LIKELY(shiftAmount < bitWidth)) {
653        Value * carry = mvmd_extract(bitWidth, shiftIn, 0);
654        Value * result = UndefValue::get(vecTy);
655        for (unsigned i = 0; i < n; i++) {
656            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
657            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);
658            Value * adv = CreateOr(CreateShl(bits, shiftAmount), carry);
659            // We have two cases depending on whether the popcount of the index pack is < shiftAmount or not.
660            Value * popcount_small = CreateICmpULT(ix_popcnt, shiftVal);
661            Value * carry_if_popcount_small =
662                CreateOr(CreateShl(bits, CreateSub(shiftVal, ix_popcnt)),
663                            CreateLShr(carry, ix_popcnt));
664            Value * carry_if_popcount_large = CreateLShr(bits, CreateSub(ix_popcnt, shiftVal));
665            carry = CreateSelect(popcount_small, carry_if_popcount_small, carry_if_popcount_large);
666            result = mvmd_insert(bitWidth, result, adv, i);
667        }
668        Value * carryOut = mvmd_insert(bitWidth, allZeroes(), carry, 0);
669        return std::pair<Value *, Value *>{bitCast(carryOut), simd_pdep(bitWidth, result, index_strm)};
670    }
671    else if (shiftAmount <= mBitBlockWidth) {
672        // The shift amount is always greater than the popcount of the individual
673        // elements that we deal with.   This simplifies some of the logic.
674        Value * carry = CreateBitCast(shiftIn, iBitBlock);
675        Value * result = UndefValue::get(vecTy);
676        for (unsigned i = 0; i < n; i++) {
677            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
678            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);  // All these bits are shifted out (appended to carry).
679            result = mvmd_insert(bitWidth, result, mvmd_extract(bitWidth, carry, 0), i);
680            carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed, make room for new bits.
681            carry = CreateOr(carry, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(CreateSub(shiftVal, ix_popcnt), iBitBlock)));
682        }
683        return std::pair<Value *, Value *>{bitCast(carry), simd_pdep(bitWidth, result, index_strm)};
684    }
685    else {
686        // The shift amount is greater than the total popcount.   We will consume popcount
687        // bits from the shiftIn value only, and produce a carry out value of the selected bits.
688        Value * carry = CreateBitCast(shiftIn, iBitBlock);
689        Value * result = UndefValue::get(vecTy);
690        Value * carryOut = ConstantInt::getNullValue(iBitBlock);
691        Value * generated = getSize(0);
692        for (unsigned i = 0; i < n; i++) {
693            Value * ix_popcnt = mvmd_extract(bitWidth, ix_popcounts, i);
694            Value * bits = mvmd_extract(bitWidth, extracted_bits, i);  // All these bits are shifted out (appended to carry).
695            result = mvmd_insert(bitWidth, result, mvmd_extract(bitWidth, carry, 0), i);
696            carry = CreateLShr(carry, CreateZExt(ix_popcnt, iBitBlock)); // Remove the carry bits consumed.
697            carryOut = CreateOr(carryOut, CreateShl(CreateZExt(bits, iBitBlock), CreateZExt(generated, iBitBlock)));
698            generated = CreateAdd(generated, ix_popcnt);
699        }
700        return std::pair<Value *, Value *>{bitCast(carryOut), simd_pdep(bitWidth, result, index_strm)};
701    }
702}
703
704
705Value * IDISA_Builder::bitblock_mask_from(Value * pos) {
706    Value * p = CreateZExtOrTrunc(pos, getSizeTy());
707    const unsigned fw = getSizeTy()->getBitWidth();
708    const auto field_count = mBitBlockWidth / fw;
709    Constant * fwVal = ConstantInt::get(getSizeTy(), fw);
710    Constant * poaBase[field_count];
711    for (unsigned i = 0; i < field_count; i++) {
712        poaBase[i] = ConstantInt::get(getSizeTy(), fw * i);
713    }
714    Value * posBaseVec = ConstantVector::get({poaBase, field_count});
715    Value * mask1 = CreateSExt(CreateICmpUGT(posBaseVec, simd_fill(fw, pos)), fwVectorType(fw));
716    Value * bitField = CreateShl(ConstantInt::getAllOnesValue(getSizeTy()), CreateURem(p, fwVal));
717    Value * inBitBlock = CreateICmpULT(p, getSize(mBitBlockWidth));
718    Value * fieldNo = CreateUDiv(p, fwVal);
719    Value * const final_mask = CreateSelect(inBitBlock, CreateInsertElement(mask1, bitField, fieldNo), mask1);
720    return bitCast(final_mask);
721}
722
723Value * IDISA_Builder::bitblock_set_bit(Value * pos) {
724    Value * p = CreateZExtOrTrunc(pos, getSizeTy());
725    const unsigned fw = getSizeTy()->getBitWidth();
726    Constant * fwVal = ConstantInt::get(getSizeTy(), fw);
727    Value * bitField = CreateShl(ConstantInt::get(getSizeTy(), 1), CreateURem(p, fwVal));
728    Value * fieldNo = CreateUDiv(p, fwVal);
729    return bitCast(CreateInsertElement(Constant::getNullValue(fwVectorType(fw)), bitField, fieldNo));
730}
731
732Value * IDISA_Builder::bitblock_popcount(Value * const to_count) {
733    const auto fieldWidth = getSizeTy()->getBitWidth();
734    auto fields = (getBitBlockWidth() / fieldWidth);
735    Value * fieldCounts = simd_popcount(fieldWidth, to_count);
736    while (fields > 1) {
737        fields /= 2;
738        fieldCounts = CreateAdd(fieldCounts, mvmd_srli(fieldWidth, fieldCounts, fields));
739    }
740    return mvmd_extract(fieldWidth, fieldCounts, 0);
741}
742
743Value * IDISA_Builder::simd_and(Value * a, Value * b) {
744    return a->getType() == b->getType() ? CreateAnd(a, b) : CreateAnd(bitCast(a), bitCast(b));
745}
746
747Value * IDISA_Builder::simd_or(Value * a, Value * b) {
748    return a->getType() == b->getType() ? CreateOr(a, b) : CreateOr(bitCast(a), bitCast(b));
749}
750   
751Value * IDISA_Builder::simd_xor(Value * a, Value * b) {
752    return a->getType() == b->getType() ? CreateXor(a, b) : CreateXor(bitCast(a), bitCast(b));
753}
754
755Value * IDISA_Builder::simd_not(Value * a) {
756    return simd_xor(a, Constant::getAllOnesValue(a->getType()));
757}
758
759IDISA_Builder::IDISA_Builder(LLVMContext & C, unsigned vectorWidth, unsigned stride)
760: CBuilder(C)
761, mBitBlockWidth(vectorWidth)
762, mStride(stride)
763, mBitBlockType(VectorType::get(IntegerType::get(C, 64), vectorWidth / 64))
764, mZeroInitializer(Constant::getNullValue(mBitBlockType))
765, mOneInitializer(Constant::getAllOnesValue(mBitBlockType))
766, mPrintRegisterFunction(nullptr) {
767
768}
769
770IDISA_Builder::~IDISA_Builder() {
771
772}
773
774}
Note: See TracBrowser for help on using the repository browser.