source: trunk/lib/sse_simd_t.h @ 342

Last change on this file since 342 was 342, checked in by ksherdy, 10 years ago

Assume minimum SSE3 support for simd<32>::pack.

File size: 24.4 KB
Line 
1/*  Idealized SIMD Operations with SSE versions
2    Copyright (C) 2006, 2007, 2008, 2009, Robert D. Cameron and Dan Lin
3    Licensed to the public under the Open Software License 3.0.
4    Licensed to International Characters Inc.
5       under the Academic Free License version 3.0.
6*/
7#ifndef SSE_SIMD_H
8#define SSE_SIMD_H
9
10/*
11  Replace the following SSE version specific include directives with the x86intrin.h meta intrinsic header. This header is available with GCC 4.4.X
12*/
13#ifdef __MMX__
14#include <mmintrin.h>
15#endif
16
17#ifdef __SSE__
18#include <xmmintrin.h>
19#endif
20
21#ifdef __SSE2__
22#include <emmintrin.h>
23#endif
24
25#ifdef __SSE3__
26#include <pmmintrin.h>
27#endif
28
29#ifdef __SSSE3__
30#include <tmmintrin.h>
31#endif
32
33#ifdef __SSE4a__
34#include <ammintrin.h>
35#endif
36
37#if defined (__SSE4_2__) || defined (__SSE4_1__)
38
39#include <smmintrin.h>
40#endif
41
42/*------------------------------------------------------------*/
43#ifndef _MSC_VER
44#include <stdint.h>
45#endif
46#ifdef _MSC_VER
47#include "stdint.h"
48#define LITTLE_ENDIAN 1234
49#define BIG_ENDIAN 4321
50#define BYTE_ORDER LITTLE_ENDIAN
51#endif
52#include <limits.h>
53#ifndef LONG_BIT
54#define LONG_BIT (8* sizeof(unsigned long))
55#endif
56#include <emmintrin.h>
57#ifdef USE_LDDQU
58#include <pmmintrin.h>
59#endif
60
61#include <stdio.h>
62
63typedef __m128i SIMD_type;
64
65static inline void print_bit_block(const char * var_name, SIMD_type v);
66
67/*------------------------------------------------------------*/
68/* I. SIMD bitwise logical operations */
69
70static inline SIMD_type simd_and(SIMD_type b1, SIMD_type b2) {
71        return _mm_and_si128(b1, b2);
72}
73static inline SIMD_type simd_andc(SIMD_type b1, SIMD_type b2) {
74        return _mm_andnot_si128(b2, b1);
75}
76static inline SIMD_type simd_or(SIMD_type b1, SIMD_type b2) {
77        return  _mm_or_si128(b1, b2);
78}
79static inline SIMD_type simd_xor(SIMD_type b1, SIMD_type b2) {
80        return  _mm_xor_si128(b1, b2);
81}
82static inline SIMD_type simd_not(SIMD_type b) {
83        return  simd_xor(b, _mm_set1_epi32(0xFFFFFFFF));
84}
85static inline SIMD_type simd_nor(SIMD_type b1, SIMD_type b2) {
86        return  simd_not(simd_or(b1,b2));
87}
88static inline SIMD_type simd_if(SIMD_type cond, SIMD_type then_val, SIMD_type else_val) {       
89        return  simd_or(simd_and(then_val, cond), simd_andc(else_val, cond));
90}
91
92
93/*------------------------------------------------------------*/
94/* II. Declarations of field-width based operations. */
95
96/*  Half-operand modifier specifications use "x", "h" or "l",
97 *  "x" - no modification of the corresponding operand value
98 *  "h" - each n-bit field is modified by taking the high n/2 bits.
99 *  "l" - each n-bit field is modified by taking the low n/2 bits. */
100 
101enum HOM_t {x,h,l};
102
103/* simd<fw> is a template struct providing all the simd operations
104 * for a given field width.  */
105template <int fw>
106struct simd {
107        /* The himask selector in which each field is fw/2 1 bits,
108         * followed by fw/2 0 bits. */
109        static inline SIMD_type himask();
110       
111        /* Splat constant generator with compile-time constant. */
112        template <int v> static inline SIMD_type constant();
113        /* Splat generator using the first field of a register. */
114        static inline SIMD_type splat(SIMD_type r);
115  /* Move mask */
116  static inline int movemask(SIMD_type r);
117
118       
119        /* Shift immediate with the shift constant as a template parameter. */
120        template <int shft> static inline SIMD_type srli(SIMD_type r);
121        template <int shft> static inline SIMD_type slli(SIMD_type r);
122        template <int shft> static inline SIMD_type srai(SIMD_type r);
123       
124        /* Shift operations with register-specified shift values. */
125        static inline SIMD_type srl(SIMD_type r, SIMD_type shft);
126        static inline SIMD_type sll(SIMD_type r, SIMD_type shft);
127       
128        /* Binary operations. */
129        static inline SIMD_type add(SIMD_type r1, SIMD_type r2);
130        static inline SIMD_type sub(SIMD_type r1, SIMD_type r2);
131        static inline SIMD_type mult(SIMD_type r1, SIMD_type r2);
132        static inline SIMD_type max(SIMD_type r1, SIMD_type r2);
133        static inline SIMD_type eq(SIMD_type r1, SIMD_type r2);
134        static inline SIMD_type gt(SIMD_type r1, SIMD_type r2);
135        static inline SIMD_type pack(SIMD_type r1, SIMD_type r2);
136        static inline SIMD_type mergeh(SIMD_type r1, SIMD_type r2);
137        static inline SIMD_type mergel(SIMD_type r1, SIMD_type r2);
138
139//      /* Functions for half-operand modification. */
140//     
141//      template <HOM_t m> static inline SIMD_type hom(SIMD_type r);
142//      template <HOM_t m> static inline SIMD_type hx(SIMD_type r);
143       
144        /* Binary operations with half-operand modifiers */
145       
146        template <HOM_t m1, HOM_t m2> static inline SIMD_type add(SIMD_type r1, SIMD_type r2);
147        template <HOM_t m1, HOM_t m2> static inline SIMD_type sub(SIMD_type r1, SIMD_type r2);
148        template <HOM_t m1, HOM_t m2> static inline SIMD_type mult(SIMD_type r1, SIMD_type r2);
149        template <HOM_t m1, HOM_t m2> static inline SIMD_type pack(SIMD_type r1, SIMD_type r2);
150        template <HOM_t m1, HOM_t m2> static inline SIMD_type mergeh(SIMD_type r1, SIMD_type r2);
151        template <HOM_t m1, HOM_t m2> static inline SIMD_type mergel(SIMD_type r1, SIMD_type r2);
152
153};
154
155#define sisd_to_int(x) _mm_cvtsi128_si32(x)
156
157#define sisd_from_int(n) _mm_cvtsi32_si128(n)
158
159
160
161
162/* III.  Implementations of simd<fw> operations. */
163
164/* Constant generator functions for various field widths. */
165
166template<> inline SIMD_type simd<2>::himask() {return _mm_set1_epi8(0xAA);}
167
168template<> inline SIMD_type simd<4>::himask() {return _mm_set1_epi8(0xCC);}
169
170template<> inline SIMD_type simd<8>::himask() {return _mm_set1_epi8(0xF0);}
171
172template<> inline SIMD_type simd<16>::himask() {return _mm_set1_epi16(0xFF00);}
173
174template<> inline SIMD_type simd<32>::himask() {return _mm_set1_epi32(0xFFFF0000);}
175
176template<> inline SIMD_type simd<64>::himask() {return _mm_set_epi32(-1,0,-1,0);}
177
178template<> inline SIMD_type simd<128>::himask() {return _mm_set_epi32(-1,-1,0,0);}
179
180template<> template <int n> inline SIMD_type simd<4>::constant() {return _mm_set1_epi8((n)<<4|(n));}
181
182template<> template <int n> inline SIMD_type simd<8>::constant() {return _mm_set1_epi8(n);}
183
184template<> template <int n> inline SIMD_type simd<16>::constant() {return _mm_set1_epi16(n);}
185
186template<> template <int n> inline SIMD_type simd<32>::constant() {return _mm_set1_epi32(n);}
187
188template<> template <> inline SIMD_type simd<1>::constant<0>() {return simd<8>::constant<0>();}
189template<> template <> inline SIMD_type simd<1>::constant<1>() {return simd<8>::constant<-1>();}
190
191template<> template <int n> inline SIMD_type simd<2>::constant() {return simd<4>::constant<(n<<2|n)>();}
192
193// Splat the first 8-bit int into all positions.
194template <> inline SIMD_type simd<8>::splat(SIMD_type x) {
195  return _mm_set1_epi8(*(uint8_t *)(&x));
196}
197
198// Splat the first 16-bit int into all positions.
199template <> inline SIMD_type simd<16>::splat(SIMD_type x) {
200  SIMD_type t = _mm_shufflelo_epi16(x,0);
201  return _mm_shuffle_epi32(t,0);
202}
203
204// Splat the first 32-bit int into all positions.
205template <> inline SIMD_type simd<32>::splat(SIMD_type x) {
206  return _mm_shuffle_epi32(x,0);
207}
208
209// Splat the first 64-bit int into all positions.
210template <> inline SIMD_type simd<64>::splat(SIMD_type x) {
211  return _mm_shuffle_epi32(x,_MM_SHUFFLE(1,0,1,0));
212}
213
214// Move mask 8-bit
215template <> inline int simd<8>::movemask(SIMD_type r) {
216  return _mm_movemask_epi8(r);
217}
218
219
220/* Shift immediate operations with direct implementation by built-ins. */
221
222template<> template<int sh> inline SIMD_type simd<16>::slli(SIMD_type r) {return _mm_slli_epi16(r, sh);}
223
224template<> template<int sh> inline SIMD_type simd<32>::slli(SIMD_type r) {return _mm_slli_epi32(r, sh);}
225
226template<> template<int sh> inline SIMD_type simd<64>::slli(SIMD_type r) {return _mm_slli_epi64(r, sh);}
227
228template<> template<int sh> inline SIMD_type simd<16>::srli(SIMD_type r) {return _mm_srli_epi16(r, sh);}
229
230template<> template<int sh> inline SIMD_type simd<32>::srli(SIMD_type r) {return _mm_srli_epi32(r, sh);}
231
232template<> template<int sh> inline SIMD_type simd<64>::srli(SIMD_type r) {return _mm_srli_epi64(r, sh);}
233
234/* simd_srai
235 * fw: 16,32*/
236template<> template<int sh> inline SIMD_type simd<16>::srai(SIMD_type r) {return _mm_srai_epi16(r, sh);}
237
238template<> template<int sh> inline SIMD_type simd<32>::srai(SIMD_type r) {return _mm_srai_epi32(r, sh);}
239                 
240
241
242/* General rules for slli/srli for field widths 2, 4, 8 in terms of 32-bit shifts. */
243
244
245// Doesn't work:
246//template<int fw> template<int sh>
247//inline SIMD_type simd<fw>::slli(SIMD_type r) {
248//      return simd_and(simd<32>::slli<sh>(r), simd<fw>::constant<6>());
249//}
250//
251
252
253template<> template<int sh>
254inline SIMD_type simd<2>::slli(SIMD_type r) {
255        return simd_and(simd<32>::slli<sh>(r),simd<2>::constant<((3<<sh)&3)>());
256}
257
258template<> template<int sh>
259inline SIMD_type simd<4>::slli(SIMD_type r) {
260        return simd_and(simd<32>::slli<sh>(r),simd<4>::constant<((15<<sh)&15)>());
261}
262
263template<> template<int sh>
264inline SIMD_type simd<8>::slli(SIMD_type r) {
265        return simd_and(simd<32>::slli<sh>(r),simd<8>::constant<((255<<sh)&255)>());
266}
267
268
269//template<int fw> template<int sh>
270//inline SIMD_type simd<fw>::srli(SIMD_type r) {
271//      return simd_and(simd<32>::srli<sh>(r),simd<fw>::constant<((1<<(fw-sh))-1)>());
272//}
273//
274
275
276template<> template<int sh>
277inline SIMD_type simd<2>::srli(SIMD_type r) {
278        return simd_and(simd<32>::srli<sh>(r),simd<2>::constant<(3>>sh)>());
279}
280
281template<> template<int sh>
282inline SIMD_type simd<4>::srli(SIMD_type r) {
283        return simd_and(simd<32>::srli<sh>(r),simd<4>::constant<(15>>sh)>());
284}
285
286template<> template<int sh>
287inline SIMD_type simd<8>::srli(SIMD_type r) {
288        return simd_and(simd<32>::srli<sh>(r),simd<8>::constant<(255>>sh)>());
289}
290
291
292
293
294/* Shift immediate for 128-bit fields */
295
296template<> template<int shft>
297inline SIMD_type simd<128>::slli(SIMD_type r) {
298        return (shft % 8 == 0 ? _mm_slli_si128(r, shft/8) :
299                shft >= 64 ? simd<64>::slli<shft-64>(_mm_slli_si128(r, 8)) :
300                simd_or(simd<64>::slli<shft>(r), _mm_slli_si128(simd<64>::srli<64-shft>(r), 8)));
301}
302
303template<> template<int shft>
304inline SIMD_type simd<128>::srli(SIMD_type r) {
305        return (shft % 8 == 0 ? _mm_srli_si128(r, shft/8) :
306                shft >= 64 ? simd<64>::srli<shft-64>(_mm_srli_si128(r, 8)) :
307                simd_or(simd<64>::srli<shft>(r), _mm_srli_si128(simd<64>::slli<64-shft>(r), 8)));
308}
309
310
311/* Shifts with shift values specified in an operand register. */
312
313template<>
314inline SIMD_type simd<128>::srl(SIMD_type r, SIMD_type shft) {
315        return simd_or(_mm_srl_epi64(r, shft),
316                       simd_or(_mm_srli_si128(_mm_srl_epi64(r, _mm_sub_epi32(shft, sisd_from_int(64))), 8),
317                               _mm_srli_si128(_mm_sll_epi64(r, _mm_sub_epi32(sisd_from_int(64), shft)), 8)));
318}
319
320template<>
321inline SIMD_type simd<128>::sll(SIMD_type r, SIMD_type shft) {
322        return simd_or(_mm_sll_epi64(r, shft),
323                       simd_or(_mm_slli_si128(_mm_sll_epi64(r, _mm_sub_epi32(shft, sisd_from_int(64))), 8),
324                               _mm_slli_si128(_mm_srl_epi64(r, _mm_sub_epi32(sisd_from_int(64), shft)), 8)));
325}
326
327template<>
328inline SIMD_type simd<64>::srl(SIMD_type r, SIMD_type shft) {
329        return simd_if(simd<128>::himask(),
330                       _mm_srl_epi64(r, _mm_srli_si128(shft, 8)),
331                       _mm_srl_epi64(r, simd_andc(shft, simd<128>::himask())));
332}
333
334template<>
335inline SIMD_type simd<64>::sll(SIMD_type r, SIMD_type shft) {
336        return simd_if(simd<128>::himask(),
337                       _mm_sll_epi64(r, _mm_srli_si128(shft, 8)),
338                       _mm_sll_epi64(r, simd_andc(shft, simd<128>::himask())));
339}
340
341
342/* simd_add
343 * fw: 2,4,8,16,32,64
344
345   Use built-ins for 8, 16, 32, 64, simulations for 2, 4. */
346
347template<> inline SIMD_type simd<8>::add(SIMD_type r1, SIMD_type r2) {return _mm_add_epi8(r1, r2);}
348
349template<> inline SIMD_type simd<16>::add(SIMD_type r1, SIMD_type r2) {return _mm_add_epi16(r1, r2);}
350
351template<> inline SIMD_type simd<32>::add(SIMD_type r1, SIMD_type r2) {return _mm_add_epi32(r1, r2);}
352
353template<> inline SIMD_type simd<64>::add(SIMD_type r1, SIMD_type r2) {return _mm_add_epi64(r1, r2);}
354
355template<>
356inline SIMD_type simd<2>::add(SIMD_type r1, SIMD_type r2) {
357         SIMD_type c1 = simd_xor(r1,r2);
358         SIMD_type borrow = simd_and(r1,r2);
359         SIMD_type c2 = simd_xor(c1,(simd<128>::slli<1>(borrow)));
360         return simd_if(simd<2>::himask(),c2,c1);
361}
362
363template<>
364inline SIMD_type simd<4>::add(SIMD_type r1, SIMD_type r2) {
365        return simd_if(simd<8>::himask(), 
366                       simd<8>::add(r1,simd_and(r2,simd<8>::himask())),
367                       simd<8>::add(r1, r2));
368}
369
370/* simd_sub
371 * fw: 2,4,8,16,32,64
372
373   Use built-ins for 8, 16, 32, 64, simulations for 2, 4. */
374
375template<> inline SIMD_type simd<8>::sub(SIMD_type r1, SIMD_type r2) {return _mm_sub_epi8(r1, r2);}
376
377template<> inline SIMD_type simd<16>::sub(SIMD_type r1, SIMD_type r2) {return _mm_sub_epi16(r1, r2);}
378
379template<> inline SIMD_type simd<32>::sub(SIMD_type r1, SIMD_type r2) {return _mm_sub_epi32(r1, r2);}
380
381template<> inline SIMD_type simd<64>::sub(SIMD_type r1, SIMD_type r2) {return _mm_sub_epi64(r1, r2);}
382
383
384template<>
385inline SIMD_type simd<2>::sub(SIMD_type r1, SIMD_type r2)
386{
387         SIMD_type c1 = simd_xor(r1,r2);
388         SIMD_type borrow = simd_andc(r2,r1);
389         SIMD_type c2 = simd_xor(c1,(simd<128>::slli<1>(borrow)));
390         return simd_if(simd<2>::himask(),c2,c1);
391}
392
393template<>
394inline SIMD_type simd<4>::sub(SIMD_type r1, SIMD_type r2){
395        return simd_if(simd<8>::himask(), 
396                       simd<8>::sub(r1, simd_and(r2,simd<8>::himask())),
397                       simd<8>::sub(r1, r2));
398}
399
400/* simd_mult built-in for 16 bits only. */
401
402template<> inline SIMD_type simd<16>::mult(SIMD_type r1, SIMD_type r2) {return _mm_mullo_epi16(r1, r2);}
403
404
405/* _mm_mul_epu2 is equivalent of simd<64>::mult<l,l>*/
406template<> inline SIMD_type simd<32>::mult(SIMD_type r1, SIMD_type r2) {
407        return simd_or(_mm_mul_epu32(r1, r2),
408                       simd::slli<32>(_mm_mul_epu32(simd::srli<32>(r1), simd::srli<32>(r2))));
409}
410
411
412template<>
413inline SIMD_type simd<8>::mult(SIMD_type r1, SIMD_type r2){
414        return simd_or(simd<16>::mult<h,x>(r1, simd_and(simd<16>::himask(), r2)),
415                       simd<16>::mult<l,l>(r1, r2));
416}
417
418
419
420
421
422/* simd_max for 8 bits only. */
423
424template<> inline SIMD_type simd<8>::max(SIMD_type r1, SIMD_type r2) {return _mm_max_epu8(r1, r2);}
425
426
427/* simd_eq
428 * fw: 8,16,32*/
429
430template<> inline SIMD_type simd<8>::eq(SIMD_type r1, SIMD_type r2) {return _mm_cmpeq_epi8(r1, r2);}
431
432template<> inline SIMD_type simd<16>::eq(SIMD_type r1, SIMD_type r2) {return _mm_cmpeq_epi16(r1, r2);}
433
434template<> inline SIMD_type simd<32>::eq(SIMD_type r1, SIMD_type r2) {return _mm_cmpeq_epi32(r1, r2);}
435
436template<> inline SIMD_type simd<64>::eq(SIMD_type r1, SIMD_type r2) {
437
438  #ifdef __SSE4_1__
439    return _mm_cmpeq_epi64(r1, r2);
440  #endif
441
442  // Fall back
443  SIMD_type t = _mm_cmpeq_epi32(r1, r2);
444  return simd_and(t, _mm_shuffle_epi32(t,_MM_SHUFFLE(2,3,0,1)));
445
446}
447
448/*simd_pack
449 * fw: 2,4,8,16*/
450
451/* Built-in operation for fw = 16. */
452template<>
453inline SIMD_type simd<16>::pack(SIMD_type r1, SIMD_type r2) {
454        return _mm_packus_epi16(simd_andc(r2, simd<16>::himask()), simd_andc(r1, simd<16>::himask()));
455}
456
457template<>
458inline SIMD_type simd<32>::pack(SIMD_type r1, SIMD_type r2) {
459
460  #ifdef __SSE4_1__
461        return _mm_packus_epi32(simd_andc(r2, simd<32>::himask()), simd_andc(r1, simd<32>::himask()));
462  #endif
463
464  // Fall back
465  return  simd_or (_mm_shuffle_epi8(simd_andc(r1, simd<32>::himask()), _mm_set_epi8(0,1,4,5,8,9,12,13,2,3,6,7,10,11,14,15)),
466                     _mm_shuffle_epi8(simd_andc(r2, simd<32>::himask()), _mm_set_epi8(2,3,6,7,10,11,14,15,0,1,4,5,8,9,12,13)));
467
468}
469
470template<>
471inline SIMD_type simd<64>::pack(SIMD_type r1, SIMD_type r2) {
472
473
474  return  simd_or(_mm_shuffle_epi32(simd_andc(r1, simd<64>::himask()), _MM_SHUFFLE(2,0,3,1)), 
475                  _mm_shuffle_epi32(simd_andc(r2, simd<64>::himask()), _MM_SHUFFLE(3,1,2,0))); // 1,3 contain 0
476 
477}
478
479/* fw: 2, 4, 8 */
480template<int fw>
481inline SIMD_type simd<fw>::pack(SIMD_type r1, SIMD_type r2){
482        return simd<fw*2>::pack(simd_if(simd<fw>::himask(),simd<128>::srli<fw/2>(r1),r1),
483                                simd_if(simd<fw>::himask(),simd<128>::srli<fw/2>(r2),r2));
484}
485
486/* simd_mergeh
487 * fw: 1,2,4,8,16,32,64*/
488template<int fw>
489inline SIMD_type simd<fw>::mergeh(SIMD_type r1, SIMD_type r2){
490        /*fw: 1,2,4*/
491        return simd<fw*2>::mergeh(simd_if(simd<fw*2>::himask(),r1,simd<fw*2>::srli<fw>(r2)),
492                                  simd_if(simd<fw*2>::himask(),simd<fw*2>::slli<fw>(r1),r2));
493}
494
495template<> inline SIMD_type simd<8>::mergeh(SIMD_type r1, SIMD_type r2) {return _mm_unpackhi_epi8(r2, r1);}
496template<> inline SIMD_type simd<16>::mergeh(SIMD_type r1, SIMD_type r2) {return _mm_unpackhi_epi16(r2, r1);}
497template<> inline SIMD_type simd<32>::mergeh(SIMD_type r1, SIMD_type r2) {return _mm_unpackhi_epi32(r2, r1);}
498template<> inline SIMD_type simd<64>::mergeh(SIMD_type r1, SIMD_type r2) {return _mm_unpackhi_epi64(r2, r1);}
499
500
501/* simd_mergel
502 * fw: 1,2,4,8,16,32,64*/
503template<int fw>
504inline SIMD_type simd<fw>::mergel(SIMD_type r1, SIMD_type r2){
505        /*fw: 1,2,4*/
506        return simd<fw*2>::mergel(simd_if(simd<fw*2>::himask(),r1,simd<fw*2>::srli<fw>(r2)),
507                                  simd_if(simd<fw*2>::himask(),simd<fw*2>::slli<fw>(r1),r2));
508}
509
510template<> inline SIMD_type simd<8>::mergel(SIMD_type r1, SIMD_type r2) {return _mm_unpacklo_epi8(r2, r1);}
511template<> inline SIMD_type simd<16>::mergel(SIMD_type r1, SIMD_type r2) {return _mm_unpacklo_epi16(r2, r1);}
512template<> inline SIMD_type simd<32>::mergel(SIMD_type r1, SIMD_type r2) {return _mm_unpacklo_epi32(r2, r1);}
513template<> inline SIMD_type simd<64>::mergel(SIMD_type r1, SIMD_type r2) {return _mm_unpacklo_epi64(r2, r1);}
514
515
516#define simd_all_eq_8(v1, v2) simd_all_true<8>(_mm_cmpeq_epi8(v1, v2))
517#define simd_mask_eq_8(v1, v2, hex_mask) simd_mask_true<8>(_mm_cmpeq_epi8(v1, v2), hex_mask)
518#define simd_all_le_8(v1, v2) simd_all_eq_8(simd_max_8(v1, v2), v2)
519
520#define simd_all_signed_gt_8(v1, v2) simd_all_true_8(_mm_cmpgt_epi8(v1, v2))
521
522#define simd_cmpgt_8(v1,v2) _mm_cmpgt_epi8(v1, v2)
523
524
525
526/* simd_all_true
527 * fw: 8*/
528template<int fw>
529static inline int simd_all_true(SIMD_type r);
530template<>
531inline int simd_all_true<8>(SIMD_type r) {
532        return _mm_movemask_epi8(r) == 0xFFFF;
533}
534
535/* simd_any_true
536 * fw: 8*/
537template<int fw>
538static inline int simd_any_true(SIMD_type r);
539template<>
540inline int simd_any_true<8>(SIMD_type r) {
541        return _mm_movemask_epi8(r) != 0;
542}
543
544/* simd_mask_true
545 * fw: 8*/
546template<int fw>
547static inline int simd_mask_true(SIMD_type v, int mask_16_bit) {
548        return (_mm_movemask_epi8(v) & mask_16_bit) == mask_16_bit;
549}
550
551/* simd_any_sign_bit
552 * fw: 8*/
553template<int fw>
554static inline int simd_any_sign_bit(SIMD_type r);
555template<>
556inline int simd_any_sign_bit<8>(SIMD_type r) {
557        return _mm_movemask_epi8(r) != 0;
558}
559
560
561
562/* IV.  Half operand modifiers - implementations. */
563/* Half operand modifier functions.*/
564
565template <int fw, HOM_t m>
566struct SIMD {
567        static inline SIMD_type hom(SIMD_type r) {}
568};
569
570template <int fw>
571struct SIMD<fw, x> {
572        static inline SIMD_type hom(SIMD_type r) {return r;}
573        static inline SIMD_type l2x(SIMD_type r) {return r;}
574};
575
576template <int fw>
577struct SIMD<fw, l> {
578        static inline SIMD_type hom(SIMD_type r) {return simd_andc(r, simd<fw>::himask());}
579        static inline SIMD_type l2x(SIMD_type r) {return r;}
580};
581
582// Wish we could make this generic.
583//template <int fw>
584//struct SIMD<fw, h> {
585//      static inline SIMD_type hom(SIMD_type r) {return simd<fw>::srli<fw/2>(r);}
586//      static inline SIMD_type l2x(SIMD_type r) {return simd<fw>::srli<fw/2>(r);}
587//};
588//
589template <>
590struct SIMD<2, h> {
591        static inline SIMD_type hom(SIMD_type r) {return simd<2>::srli<1>(r);}
592        static inline SIMD_type l2x(SIMD_type r) {return simd<2>::srli<1>(r);}
593};
594
595template <>
596struct SIMD<4, h> {
597        static inline SIMD_type hom(SIMD_type r) {return simd<4>::srli<2>(r);}
598        static inline SIMD_type l2x(SIMD_type r) {return simd<4>::srli<2>(r);}
599};
600
601template <>
602struct SIMD<8, h> {
603        static inline SIMD_type hom(SIMD_type r) {return simd<8>::srli<4>(r);}
604        static inline SIMD_type l2x(SIMD_type r) {return simd<8>::srli<4>(r);}
605};
606
607template <>
608struct SIMD<16, h> {
609        static inline SIMD_type hom(SIMD_type r) {return simd<16>::srli<8>(r);}
610        static inline SIMD_type l2x(SIMD_type r) {return simd<16>::srli<8>(r);}
611};
612
613template <>
614struct SIMD<32, h> {
615        static inline SIMD_type hom(SIMD_type r) {return simd<32>::srli<16>(r);}
616        static inline SIMD_type l2x(SIMD_type r) {return simd<32>::srli<16>(r);}
617};
618
619
620/* SIMD operations extended with HOM*/
621template<int fw> template <HOM_t m1, HOM_t m2>
622inline SIMD_type simd<fw>::add(SIMD_type r1, SIMD_type r2){
623        return simd<fw>::add(SIMD<fw,m1>::hom(r1),SIMD<fw,m2>::hom(r2));
624}
625
626template<int fw> template <HOM_t m1, HOM_t m2>
627inline SIMD_type simd<fw>::sub(SIMD_type r1, SIMD_type r2){
628        return simd<fw>::sub(SIMD<fw,m1>::hom(r1),SIMD<fw,m2>::hom(r2));
629}
630
631template<int fw> template <HOM_t m1, HOM_t m2>
632inline SIMD_type simd<fw>::pack(SIMD_type r1, SIMD_type r2){
633        return simd<fw>::pack(SIMD<fw,m1>::l2x(r1),SIMD<fw,m2>::l2x(r2));
634}
635
636template<int fw> template <HOM_t m1, HOM_t m2>
637inline SIMD_type simd<fw>::mergeh(SIMD_type r1, SIMD_type r2){
638        return simd<fw>::mergeh(SIMD<fw,m1>::hom(r1),SIMD<fw,m2>::hom(r2));
639}
640
641template<int fw> template <HOM_t m1, HOM_t m2>
642inline SIMD_type simd<fw>::mergel(SIMD_type r1, SIMD_type r2){
643        return simd<fw>::mergel(SIMD<fw,m1>::hom(r1),SIMD<fw,m2>::hom(r2));
644}
645
646template<int fw> template <HOM_t m1, HOM_t m2>
647inline SIMD_type simd<fw>::mult(SIMD_type r1, SIMD_type r2){
648        return simd<fw>::mult(SIMD<fw,m1>::hom(r1),SIMD<fw,m2>::hom(r2));
649}
650
651
652//
653//template <HOM_t m>
654//struct HOM {
655//template<int fw> SIMD_type hom(SIMD_type r) {return r;}
656//template<int fw> SIMD_type l2x(SIMD_type r) {return r;}
657//};
658//
659//template <>
660//template <int fw>
661//SIMD_type HOM<l>::hom(SIMD_type r) {return simd_andc(r, simd<fw>::himask());}
662//
663//template <>
664//template <int fw>
665//SIMD_type HOM<h>::hom(SIMD_type r) {return simd<fw>::srli<fw/2>(r);}
666//
667//template <>
668//template <int fw>
669//SIMD_type HOM<h>::l2x(SIMD_type r) {return simd<fw>::srli<fw/2>(r);}
670//
671//
672///* SIMD operations extended with Half-Operand Modifiers */
673//
674//template<int fw> template <HOM_t m1, HOM_t m2>
675//inline SIMD_type simd<fw>::add(SIMD_type r1, SIMD_type r2){
676//      return simd<fw>::add(HOM<m1>::hom<fw>, HOM<m2>::hom<fw>(r2));
677//}
678//
679//template<int fw> template <HOM_t m1, HOM_t m2>
680//inline SIMD_type simd<fw>::sub(SIMD_type r1, SIMD_type r2){
681//      return simd<fw>::sub(HOM<m1>::hom<fw>, HOM<m2>::hom<fw>(r2));
682//}
683//
684//template<int fw> template <HOM_t m1, HOM_t m2>
685//inline SIMD_type simd<fw>::mult(SIMD_type r1, SIMD_type r2){
686//      return simd<fw>::mult(HOM<m1>::hom<fw>, HOM<m2>::hom<fw>(r2));
687//}
688//
689//template<int fw> template <HOM_t m1, HOM_t m2>
690//inline SIMD_type simd<fw>::pack(SIMD_type r1, SIMD_type r2){
691//      return simd<fw>::pack(HOM<m1>::l2x<fw>, HOM<m2>::hom<fw>::hom(r2));
692//}
693//
694//template<int fw> template <HOM_t m1, HOM_t m2>
695//inline SIMD_type simd<fw>::mergeh(SIMD_type r1, SIMD_type r2){
696//      return simd<fw>::mergeh(HOM<m1>::hom<fw>, HOM<m2>::hom<fw>::hom(r2));
697//}
698//
699//template<int fw> template <HOM_t m1, HOM_t m2>
700//inline SIMD_type simd<fw>::mergel(SIMD_type r1, SIMD_type r2){
701//      return simd<fw>::mergel(HOM<m1>::hom<fw>, HOM<m2>::hom<fw>::hom(r2));
702//}
703 
704/* V.  sisd operations on full 128-bit register width. */
705
706//struct sisd {
707//      template <int shft> inline SIMD_type slli(SIMD_type r) {return simd<128>::slli<shft>(r);}
708//      template <int shft> inline SIMD_type srli(SIMD_type r) {return simd<128>::srli<shft>(r);}
709//      inline SIMD_type sll(SIMD_type r, SIMD_type shft) {return simd<128>::sll<shft>(r, shft);}
710//      inline SIMD_type srl(SIMD_type r, SIMD_type shft) {return simd<128>::srl<shft>(r, shft);}
711//};
712
713
714#define sisd_store_aligned(r, addr) _mm_store_si128(addr, r)
715#define sisd_store_unaligned(r, addr) _mm_storeu_si128(addr, r)
716#define sisd_load_aligned(addr) _mm_load_si128(addr)
717#ifndef USE_LDDQU
718#define sisd_load_unaligned(addr) _mm_loadu_si128(addr)
719#endif
720#ifdef USE_LDDQU
721#define sisd_load_unaligned(addr) _mm_lddqu_si128(addr)
722#endif
723
724
725#define bitblock_test_bit(blk, n) \
726   sisd_to_int(sisd_srli(sisd_slli(blk, ((BLOCKSIZE-1)-(n))), BLOCKSIZE-1))
727
728
729#if (BYTE_ORDER == BIG_ENDIAN)
730void print_bit_block(const char * var_name, SIMD_type v) {
731  union {SIMD_type vec; unsigned char elems[8];} x;
732  x.vec = v;
733  unsigned char c, bit_reversed;
734  int i;
735  printf("%30s = ", var_name);
736  for (i = 0; i < sizeof(SIMD_type); i++) {
737    c = x.elems[i];
738     printf("%02X ", c); 
739  }
740  printf("\n");
741}
742#endif
743
744#if (BYTE_ORDER == LITTLE_ENDIAN)
745void print_bit_block(const char * var_name, SIMD_type v) {
746  union {SIMD_type vec; unsigned char elems[8];} x;
747  x.vec = v;
748  unsigned char c, bit_reversed;
749  int i;
750  printf("%30s = ", var_name);
751  for (i = sizeof(SIMD_type)-1; i >= 0; i--) {
752    c = x.elems[i];
753     printf("%02X ", c); 
754  }
755  printf("\n");
756}
757#endif
758
759
760static inline int bitblock_has_bit(SIMD_type v) {
761  return !simd_all_true<8>(simd<8>::eq(v, simd<8>::constant<0>()));
762}
763
764static inline int bitblock_bit_count(SIMD_type v) {
765  int bit_count = 0;
766  SIMD_type cts_2 = simd<2>::add<l,h>(v, v);
767  SIMD_type cts_4 = simd<4>::add<l,h>(cts_2, cts_2);
768  SIMD_type cts_8 = simd<8>::add<l,h>(cts_4, cts_4);
769  SIMD_type cts_64 = _mm_sad_epu8(cts_8, simd<8>::constant<0>());
770  /* SIMD_type cts_128 = simd<a28>::add<l,h>(cts_64, cts_64) */;
771  SIMD_type cts_128 = simd<64>::add(cts_64, simd<128>::srli<64>(cts_64));
772  return (int) sisd_to_int(cts_128);
773}
774#endif
775
Note: See TracBrowser for help on using the repository browser.